[发明专利]SiC MOSFET器件单元及其制造方法

说明书

本发明提供了一种SiC MOSFET器件单元及其制造方法，SiC MOSFET器件单元包括源极层、绝缘层、N+源极层、多晶硅栅层、栅极绝缘层、漏极层、P阱、P+区、P型植入区，绝缘层位于源极层和多晶硅栅层之间，栅极绝缘层位于多晶硅栅层的外侧，N+源极层位于栅极绝缘层和P+区之间，漏极层位于P型植入区的下方，P+区位于P阱内，P型植入区位于栅极绝缘层的下面。本发明在以高参杂浓度的N型SiC为衬底区的状况下，仍可使用传统的P型Silicon不需提高P井区的参杂浓度和深度，可以提供低导通电压和低导通电阻的特性且没有电子迁移率下降的问题。

技术领域

本发明涉及一种器件单元及其制造方法，具体地，涉及一种SiC MOSFET器件单元及其制造方法。

背景技术

由于SiC(碳化硅)有较高的能隙(energy gap)的缘故，因此具备更高的临界崩溃电场的特性，在应用上可以使用高参杂浓度和更薄的N型SiC为衬底即可获得足够的耐压能力。由于提高了衬底区的浓度而且降低其厚度，可以大幅降低衬底区(drift region)的电阻。

但是为了让组件跨压落在N型SiC衬底区，需要让P井区的有更高的相对浓度来避免空乏区延伸至Source区域造成耐压能力的下降，这样会提高组件导通的起始电压(threshold voltage)。另外由于junction接口高电场的缘故，需要P井区也需要具备高临界崩溃电场的特性，P型SiC虽然可以提供更高的崩溃电场，但是由于材料本身低电子迁移率(electron mobility)的关系，它会提高通道电阻(channel resistance)。

如图1所示，由于N型衬底区的轻参杂浓度低于P井区，因此空乏区主要落在N型衬底区，组件的耐压能力主要由相当厚度且轻参杂的N型衬底所提供，因此来自N型衬底区的电阻会是组件的导通电阻的主要来源之一。传统高压MOSFET的器件单元架构包括源极层1、绝缘层2、N+源极层3、多晶硅栅层4、栅极绝缘层5、漏极层6、P阱7。

如图2所示，在SiC工艺中，由于材料具有较高的临界崩溃电场特性，因此可以提高N型衬底的参杂浓度和降低厚度来获得足够的耐压能力，但是提高N型衬底的参杂浓度需要相对的提高P井区的浓度和深度来避免空乏区的过度延伸至Source区域造成耐压能力的下降，这样会提高组件导通的起始电压(threshold voltage)和通道电阻(channelresistance)，另外由于连接(junction)口高电场的缘故，需要P井区也需要具备高临界崩溃电场的特性(P_SiC)。

发明内容

针对现有技术中的缺陷，本发明的目的是提供一种SiC MOSFET器件单元及其制造方法，其在以高参杂浓度的N型SiC为衬底区的状况下，仍可使用传统的P型Silicon不需提高P井区的参杂浓度和深度，可以提供低导通电压和低导通电阻的特性且没有电子迁移率下降的问题。

根据本发明的一个方面，提供一种SiC MOSFET器件单元，其特征在于，包括源极层、绝缘层、N+源极层、多晶硅栅层、栅极绝缘层、漏极层、P阱、P+区、P型植入区，绝缘层位于源极层和多晶硅栅层之间，栅极绝缘层位于多晶硅栅层的外侧，N+源极层位于栅极绝缘层和P+区之间，漏极层位于P型植入区的下方，P+区位于P阱内，P型植入区位于栅极绝缘层的下面。

本发明还提供一种SiC MOSFET器件单元的制造方法，其特征在于，包括以下步骤：

步骤一，在N型基质上沉积N型的SiC层，在N型的SiC层上方则再沉积一般的P型硅层；

步骤二，第一栅极沟槽曝光显影及蚀刻；

步骤三，在蚀刻及光阻去除后作P型离子植入；

步骤四，栅极沟槽介电层沉积；

步骤五，N型多晶硅沉积及回蚀刻；