[发明专利]集成电路的高密度图案化材料

权利要求书

1.一种集成电路，包括：

多个条状材料，位于一基板上，该多个条状材料包括多个条S(i)，i从3至n的每该条S(i)具有一第一区段及一第二区段，该第二区段通过一间隙与该第一区段分开；以及

多个着陆区，该多个着陆区包括多个着陆区A(i)，i从3至n-2的每该着陆区A(i)连接该多个条状材料中的条S(i)的一第一区段至该多个条状材料中的条S(i+2)的一第二区段，且设置于条S(i+1)中的第一区段与第二区段之间的间隙；

其中所述条S(i)在正交于该多个条状材料的一方向上具有一第一间距，所述着陆区A(i)在正交于该多个条状材料的该方向上具有一第二间距，该第二间距为该第一间距的两倍；

所述着陆区中相邻的着陆区A(i)与A(i+1)在平行于该多个条状材料的该方向上具有一间距，该间距与条S(i+1)的第一区段与第二区段之间的间隙的长度相等。

2.如权利要求1所述的集成电路，其特征在于，所述条S(i)中的间隙在平行于该多个条状材料的一方向上具有长度，所述着陆区A(i)在平行于该多个条状材料的该方向上具有宽度，该宽度小于条S(i+1)的第一区段与第二区段之间的间隙的长度，且所述着陆区中相邻的着陆区A(i)与A(i+1)在平行于该多个条状材料的该方向上具有一偏移量。

3.如权利要求1所述的集成电路，其特征在于，所述着陆区中相邻的着陆区A(i)与A(i+1)在正交于该多个条状材料的该方向上通过一第一间距具有一偏移量。

4.如权利要求1所述的集成电路，其特征在于，在该多个条S(i)中，i从3至n的每该条S(i)具有一第三区段，该第三区段通过一间隙与该第二区段分开，且该集成电路更包括：

多个第二着陆区，该多个第二着陆区包括多个着陆区A2(i)，i从3至n的每该着陆区A2(i)连接该多个条状材料中的条S(i)的一第三区段至该多个条状材料中的条S(i+2)的一第二区段，且设置于条S(i+1)中的第二区段与第三区段之间的间隙。

5.如权利要求4所述的集成电路，其特征在于，所述第二着陆区A2(i)在正交于该多个条状材料的该方向上具有该第二间距，该第二间距为该第一间距的两倍。

6.一种集成电路的制造方法，包括：

形成一掩模于一基板上，该掩模包括：

多个掩模条，该多个掩模条包括多个掩模条ML(j)，j从2至m的每该掩模条ML(j)具有一第一区段及一第二区段，该第二区段通过一掩模间隙与该第一区段分开；以及

多个掩模区，该多个掩模区包括多个掩模区MA(j)，j从2至m-1的每该掩模区MA(j)连接该多个掩模条中的掩模条ML(j)的一第一区段至该多个掩模条中的掩模条ML(j+1)的一第二区段，且设置于掩模条ML(j)与掩模条ML(j+1)之间；以及

利用该掩模于该基板上执行一自对准双重图案化制程；

其中所述掩模条ML(j)在正交于该多个掩膜条的一方向上具有一第一间距，所述掩模区MA(j)在正交于该多个掩膜条的该方向上具有一第二间距，该第二间距为该第一间距的两倍；

所述掩模区中相邻的掩模区MA(j)与MA(j+1)在平行于该多个掩膜条的该方向上具有一间距，该间距与条ML(j)的第一区段与第二区段之间的间隙的长度相等。

7.如权利要求6所述的集成电路的制造方法，其特征在于，所述掩模条ML(j)中的间隙在平行于该多个掩模条的一方向上具有一长度，所述掩模区MA(j)在平行于该多个掩模条的该方向上具有一宽度，且位于掩模条ML(j)与掩模条ML(j+1)之间的掩模区MA(j)与掩模条ML(j+1)中一相邻掩模间隙，在平行于该多个掩模条的该方向上具有一偏移量。

8.如权利要求6所述的集成电路的制造方法，其特征在于，所述掩模区中相邻的掩模区MA(j)与MA(j+1)在正交于该多个掩模条的方向上通过该多个掩模条的一间距具有一偏移量。

9.如权利要求6所述的集成电路的制造方法，其特征在于，在该多个掩模条ML(j)中，j从2至m的每该掩模条ML(j)具有一第三区段，该第三区段通过一掩模间隙与该第二区段分开，且该掩模更包括：

多个第二掩模区，该多个第二掩模区包括多个掩模区MA2(j)，j从2至m-1的每该掩模区MA2(j)连接该多个掩模条中的掩模条ML(j)的一第三区段至该多个掩模条中的掩模条ML(j+1)的一第二区段，且设置于掩模条ML(j)与掩模条ML(j+1)之间。