[发明专利]集成电路的高密度图案化材料

说明书

本发明公开了一种集成电路，包括多个条状材料以及多个着陆区。条状材料位于一基板上，条状材料包括多个条S(i)，i从3至n的每条S(i)具有一第一区段及一第二区段，第二区段通过一间隙与第一区段分开。着陆区包括多个着陆区A(i)，i从3至n‑2的每个着陆区A(i)连接多个条状材料中的条S(i)的一第一区段至多个条状材料中的条S(i+2)的一第二区段，且设置于条S(i+1)中的第一区段与第二区段之间的间隙。条S(i)在正交于多个条状材料的一方向上具有一第一间距，着陆区A(i)在正交于多个条状材料的方向上具有一第二间距，第二间距为第一间距的两倍。

技术领域

本发明涉及集成电路的图案化条状材料与接触区以及其制造方法，包括通过形成条状材料以利于使用多重图案化方法制造集成电路。

背景技术

集成电路一般被用于制造各种电子装置，例如存储器芯片。降低集成电路尺寸为一强烈的需求，以增加个别元件的密度并增进集成电路的功能性。集成电路上的最小间距(minimum pitch)(两个相同型态的相邻结构，例如两个相邻闸导体的相同点之间的最小距离)通常作为电路密度的代表性量测。

增加电路密度通常受限于可用的光刻设备(photolithographic equipment)的分辨率(resolution)。特定一块光刻设备可生产的图形与间隔的最小尺寸，有关于其分辨力(resolution capacity)。

特定一块光刻设备可产生的最小图形宽度与最小间隔宽度的总和为此块光刻设备可生产的最小间距。最小图形宽度通常大约等于最小间隔宽度，因此特定一块光刻设备可生产的最小间距大约等于最小图形宽度的两倍。

降低集成电路之间距以低于生产的光刻设备的最小间距的一种方式，是通过使用双重或四重(quadruple)图案化，在此有时被称作多重图案化(multiple patterning)。通过此方法，一单一掩模通常被用于制造一系列平行的条状材料于基板上。接着可以不同的方法转换每个平行的条状材料为多重平行条状材料。各种方法通常使用一系列的沉积与刻蚀步骤达成。不同的方式可见于Xie，Peng and Smith，Bruce W.，″Analysis of Higher-Order Pitch Division for Sub-32nm Lithography″，Optical Microlithography XXII，Proc.of SPIE Vol.7274，72741Y，2009 SPIE。

一层条状材料可通过层内连接器(interlayer connector)至另一层，层内连接器着陆于着陆区(landing area)。层内连接器使用不同的图案化步骤形成，此不同的图案化步骤相较于用于较密的条的图案化步骤，具有更大的间距。当平行的条状材料为了更高的密度通过多重图案化制成缩小，连接于平行的条状材料的层内连接器所须的着陆区的间距变得大于条状材料的间距。

因此希望提供一种技术可制造着陆区的间距大于平行条状材料的间距，而不需要放宽平行条状材料的间距，可作为特定一块光刻设备可生产的最小间距。

发明内容

根据本发明，提出一种集成电路，包括多个条状材料以及多个着陆区。条状材料位于一基板上，条状材料包括多个条S(i)，i从3至n的每条S(i)具有一第一区段及一第二区段，第二区段通过一间隙与第一区段分开。在间隙的相反测，条S(i)的第一区段与第二区段对齐，使第一区段与第二区段呈一直线。着陆区包括多个着陆区A(i)，i从3至n-2的每个着陆区A(i)连接多个条状材料中的条S(i)的一第一区段至多个条状材料中的条S(i+2)的一第二区段，且设置于条S(i+1)中的第一区段与第二区段之间的间隙。条S(i)在正交于多个条状材料的一方向上具有一第一间距，着陆区A(i)在正交于多个条状材料的方向上具有一第二间距，第二间距为第一间距的两倍。条S(i)可包括导电材料，且设置于例如金属层2的层内。