[发明专利]一种阵列基板及其制备方法、显示面板、显示装置

说明书

本发明实施例提供了一种阵列基板及其制备方法、显示面板、显示装置，涉及显示技术领域，可减少高开口率的像素设计中公共电极线与数据线交叠处与像素电极区域的高度差，改善Zara不良。该制备方法包括：形成第一金属走线、层间绝缘层、第二金属走线、形成保护层；第二金属走线平行于第一金属走线，且与第一金属走线有重叠；第一、第二金属走线互为公共电极线与数据线；对层间绝缘层至少对应于第一区域的部分进行减薄处理，且对除第二、第三区域之外的部分不进行减薄处理；和/或，对保护层至少对应于第一区域的部分进行减薄处理，且对除第二、第三区域之外的部分不进行减薄处理。用于阵列基板及包括该阵列基板的显示面板、显示装置的制备。

技术领域

本发明涉及显示技术领域，尤其涉及一种阵列基板及其制备方法、显示面板、显示装置。

背景技术

目前高开口率的像素单元设计是将公共电极线(Com Line)设置地与数据线(DataLine)平行，且位于数据线的下方，即两种信号线的上下位置有重叠，从而减小两种信号线交错设置时对像素单元AA(Active Area，有效显示区域)区面积的占用，提高像素单元的开口率。

在实现上述高开口率的像素单元设计的过程中，发明人发现现有的开口率的像素单元设计至少存在如下问题：

如图1所示，由于数据线41与公共电极线21上下重叠设置，使得位于阵列基板最外层的取向层70在对应于数据线41的位置与对应于像素电极60的位置处的高度差较图2所示的常规产品(即两种信号线交错设置的低开口率设置像素单元)高出近(数据线41的厚度)的厚度，这一段差会导致通过摩擦辊02对取向层70进行摩擦取向时，取向层70在像素单元的边缘靠近数据线41的两侧处出现摩擦取向异常区域，出现与像素单元内部的AA区位置取向不一致，使得液晶显示面板在对应于该摩擦取向异常区域出现Zara不良，即出现如图3所示的一条相错的亮线，影响显示品质。

发明内容

本发明的实施例提供一种阵列基板及其制备方法、显示面板、显示装置，可减少在高开口率的像素设计中公共电极线与数据线交叠处与像素电极区域的高度差，进而改善液晶显示装置的Zara不良。

为达到上述目的，本发明的实施例采用如下技术方案：

第一方面、本发明实施例提供了一种阵列基板的制备方法，所述制备方法包括：在衬底基板上方形成第一金属走线；形成覆盖所述第一金属走线的层间绝缘层；在所述层间绝缘层上形成第二金属走线；所述第二金属走线平行于所述第一金属走线，且与所述第一金属走线有重叠；所述第一金属走线与所述第二金属走线相重叠的区域为第一区域，所述第一金属走线除所述第一区域之外的区域为第二区域，所述第二金属走线除所述第一区域之外的区域为第三区域；形成覆盖所述第二金属走线的保护层；所述第一金属走线与所述第二金属走线互为公共电极线与数据线；所述制备方法还包括：对所述层间绝缘层至少对应于所述第一区域的部分进行减薄处理，且对除所述第二区域和所述第三区域之外的部分不进行减薄处理；和/或，对所述保护层至少对应于所述第一区域的部分进行减薄处理，且对除所述第二区域和所述第三区域之外的部分不进行减薄处理。

可选的，对所述层间绝缘层至少对应于所述第一区域的部分进行减薄处理，以使所述层间绝缘层至少对应于所述第一区域的部分厚度减薄至所述层间绝缘层原本厚度的45％～65％；和/或，对所述保护层至少对应于所述第一区域的部分进行减薄处理，以使所述保护层至少对应于所述第一区域的部分厚度减薄至所述保护层原本厚度的45％～65％。

可选的，所述对所述层间绝缘层至少对应于所述第一区域的部分进行减薄处理，且对除所述第二区域和所述第三区域之外的部分不进行减薄处理，包括：对所述层间绝缘层对应于所述第一区域、所述第二区域以及所述第三区域的部分进行减薄处理。

可选的，所述对所述保护层至少对应于所述第一区域的部分进行减薄处理，且对除所述第二区域和所述第三区域之外的部分不进行减薄处理，包括：对所述保护层对应于所述第一区域、所述第二区域以及所述第三区域的部分进行减薄处理。