[发明专利]内存的参考电压自适应装置、方法、系统以及计算机

权利要求书

1.一种内存的参考电压自适应装置，与电源和内存相连，其特征在于，所述内存的参考电压自适应装置包括：

第一端与所述电源相连的第一分压电阻；

第一端为参考电压输出端，第二端接地，与所述第一分压电阻共同对所述电源进行分压得到输出电压的第二分压电阻；以及

连接于所述第一分压电阻与所述第二分压电阻之间，与所述内存相连，对所述输出电压进行时序性匹配测试，若成功，则将所述输出电压输出给所述内存，否则对所述第一分压电阻进行微调，直到对所述输出电压进行时序性匹配测试成功，将所述输出电压输出给所述内存的微调模块。

2.根据权利要求1所述的内存的参考电压自适应装置，其特征在于，所述微调模块包括：

在时序性匹配测试成功时，将所述输出电压输出给所述内存，在时序性匹配测试不成功时，输出相应的控制信号的控制单元；

与所述控制单元相连，第一端与所述第一分压电阻的第二端相连，第二端与所述第二分压电阻第一端相连，根据所述控制信号输出相应的调整电阻对所述第一分压电阻进行微调，使得对所述输出电压进行时序性匹配测试成功，并将所述输出电压输出给所述内存的补偿单元。

3.根据权利要求2所述的内存的参考电压自适应装置，其特征在于，所述补偿单元包括：第一开关管Q1和第一电阻R201；

所述第一开关管Q1的高电位端与所述第一电阻R201第一端共接所述第一分压电阻的第二端，所述第一开关管Q1的低电位端与第一电阻R201第二端相连，所述第一开关管Q1的受控端与所述控制单元相连。

4.根据权利要求2所述的内存的参考电压自适应装置，其特征在于，所述补偿单元包括：

第二开关管Q2、第三开关管Q3、第二电阻R202以及第三电阻R203；

所述第二开关管Q2的高电位端与所述第二电阻R202的第一端共接所述第一分压电阻的第二端，所述第一开关管Q1的低电位端与所述第二电阻R202的第二端相连，所述第一开关管Q1的受控端与所述控制模块相连，所述第三开关管Q3的高电位端与所述第三电阻R203的第一端共接所述第一开关管Q1的低电位端，所述第三开关管Q3的低电位端共接所述第三电阻R203的第二端和所述第二分压电阻的第一端，所述第二开关管Q2的受控端与所述控制模块相连。

5.根据权利要求1所述的内存的参考电压自适应装置，其特征在于，所述内存为DDR SDRAM内存、DDR2SDRAM内存、DDR3SDRAM内存或DDR4SDRAM内存。

6.一种基于权利要求1所述内存的参考电压自适应装置的自适应方法，其特征在于，所述内存的参考电压自适应方法包括步骤：

对所述电源进行分压得到输出电压；

对所述输出电压进行时序性匹配测试，若成功，则将所述输出电压输出给所述内存，否则对所述第一分压电阻进行微调，直到对所述输出电压进行时序性匹配测试成功，将所述输出电压输出给所述内存。

7.根据权利要求6所述的内存的参考电压自适应方法，其特征在于，所述对所述电源进行分压得到输出电压；对所述输出电压进行时序性匹配测试，若成功，则将所述输出电压输出给所述内存，否则对所述第一分压电阻进行微调，直到对所述输出电压进行时序性匹配测试成功，将所述输出电压输出给所述内存的步骤具体包括：

在时序性匹配测试成功时，将所述输出电压输出给所述内存，在时序性匹配测试不成功时，输出相应的控制信号；

根据所述控制信号输出相应的调整电阻对所述第一分压电阻进行微调，使得对所述输出电压进行时序性匹配测试成功，并将所述输出电压输出给所述内存。

8.一种内存的参考电压自适应系统，包括上位机，其特征在于，所述参考 电压自适应系统还包括如权利要求1-5任一项所述的内存的参考电压自适应装置。

9.一种计算机，包括主板，所述主板上设有外接内存的牛角连接器，其特征在于，所述计算机还包括如上所述的内存的参考电压自适应装置。