[发明专利]内存的参考电压自适应装置、方法、系统以及计算机

说明书

技术领域

本发明涉及内存的参考电压技术领域，尤其涉及一种内存的参考电压自适应装置、方法、系统以及计算机。

背景技术

随着科技不断进步，人们对智能终端的多功能化、大容量和运行流畅等体液也越来越挑剔。内存模块(DDR Double Data Rate)作为智能终端必不可少的一部分，其对信息进行传输和存储的好坏直接影响到终端的整体运行。

现有的内存模块均存在推挽式的输出缓冲，且由于现有的内存模块的输入接收器是一个差分级的接收器，因此向内存模块提供一个参考偏压中点，即提供一个参考电压(Voltage reference，简称Vref)，以提高内存模块的数据总线中的信噪等级。而当参考电压的精度变差时，会使内存模块在传输数据时，各个时序信号发生改变，进而影响到正确的时序。

现有技术中为内存模块提供参考电压是在电路板上串联两个阻值相同的电阻，对滤波后的电压进行分压所得到。虽然这种方法有点是电路简单易于实现，但是两个阻值相同的电阻阻值固定，才能实现参考电压保持不变。另外，由于电路板与内存模块之间存在一定的差异性，因此在工作电压固定时，无法对固定的参考电压进行微调。

发明内容

本发明的目的在于提供一种内存的参考电压自适应装置，旨在解决现有技术无法为内存提供稳定程度高的参考电压，以及无法对参考电压进行微调的问 题。

本发明是这样实现的，一种内存的参考电压自适应装置，与电源相连，所述内存的参考电压自适应装置包括：

第一端与所述电源相连的第一分压电阻；

第一端为参考电压输出端，第二端接地，与所述第一分压电阻共同对所述电源进行分压得到输出电压的第二分压电阻；

以及

连接于所述第一分压电阻与所述第二分压电阻之间，与所述内存相连，对所述输出电压进行时序性匹配测试，若成功，则将所述输出电压输出给所述内存，否则对所述第一分压电阻进行微调，直到对所述输出电压进行时序性匹配测试成功，将所述输出电压输出给所述内存的微调模块。

进一步的，所述微调模块包括：

在时序性匹配测试成功时，将所述输出电压输出给所述内存，在时序性匹配测试不成功时，输出相应的控制信号的控制单元；

与所述控制单元相连，第一端与所述第一分压电阻的第二端相连，第二端与所述第二分压电阻第一端相连，根据所述控制信号输出相应的调整电阻对所述第一分压电阻进行微调，使得对所述输出电压进行时序性匹配测试成功，并将所述输出电压输出给所述内存的补偿单元。

进一步的，所述补偿单元包括：第一开关管Q1和第一电阻R201；

所述第一开关管Q1的高电位端与所述第一电阻R201第一端共接所述第一分压电阻的第二端，所述第一开关管Q1的低电位端与第一电阻R201第二端相连，所述第一开关管Q1的受控端与所述控制单元相连。

进一步的，所述补偿单元包括：第二开关管Q2、第三开关管Q3、第二电阻R202以及第三电阻R203；

所述第二开关管Q2的高电位端与所述第二电阻R202的第一端共接所述第一分压电阻的第二端，所述第一开关管Q1的低电位端与所述第二电阻R202的 第二端相连，所述第一开关管Q1的受控端与所述控制模块相连，所述第三开关管Q3的高电位端与所述第三电阻R203的第一端共接所述第一开关管Q1的低电位端，所述第三开关管Q3的低电位端共接所述第三电阻R203的第二端和所述第二分压电阻的第一端，所述第二开关管Q2的受控端与所述控制模块相连。

进一步的，所述内存为DDR SDRAM内存、DDR2SDRAM内存、DDR3SDRAM内存或DDR4SDRAM内存。

本发明的另一目的在于提供一种基于上述内存的参考电压自适应装置的自适应方法，所述内存的参考电压自适应方法包括步骤：

对所述电源进行分压得到输出电压；

对所述输出电压进行时序性匹配测试，若成功，则将所述输出电压输出给所述内存，否则对所述第一分压电阻进行微调，直到对所述输出电压进行时序性匹配测试成功，将所述输出电压输出给所述内存。

进一步的，所述对所述电源进行分压得到输出电压；对所述输出电压进行时序性匹配测试，若成功，则将所述输出电压输出给所述内存，否则对所述第一分压电阻进行微调，直到对所述输出电压进行时序性匹配测试成功，将所述输出电压输出给所述内存的步骤具体包括：

在时序性匹配测试成功时，将所述输出电压输出给所述内存，在时序性匹配测试不成功时，输出相应的控制信号；