[发明专利]半导体装置

说明书

本发明公开一种半导体装置，其包括第一绝缘层及第二绝缘层，依序设置于基底上，其中基底具有中心区域。第一绕线部及第二绕线部设置于第二绝缘层内并围绕中心区域，且分别包括由内向外排列的第一导线层、第二导线层及第三导线层，且第一导线层、第二导线层及第三导线层分别具有第一端及第二端，其中第一导线层的第一端互相耦接。耦接部设置于第一绕线部该第二绕线部之间的第一绝缘层及第二绝缘层内，且耦接部包括第一对连接层，交错连接第一导线层及第二导线层的第二端。第二对连接层，交错连接第二导线层及第三导线层的第一端。其中第一导线层与相邻的第二导线层之间具有多个相同或不同的间距，且其中至少一间距大于第二导线层与相邻的第三导线层之间的间距。

本申请是申请号为201310357443.1、申请日为2013年8月16日、发明名称为“半导体装置”的发明专利的分案申请。

技术领域

本发明涉及一种半导体装置，特别是涉及一种具有电感元件的半导体装置。

背景技术

许多数字/模拟部件及电路已成功地运用于半导体集成电路。上述部件包含了被动元件，例如电阻、电容或电感等。典型的半导体集成电路包含一硅基底。一层以上的介电层设置于基底上，且一层以上的金属层设置于介电层中。这些金属层可通过现行的半导体制作工艺技术而形成芯片内建部件，例如芯片内建电感元件(on-chip inductor)。

芯片内建电感元件形成于基底上，此芯片内建电感元件包括一金属层及一内连线结构。金属层基于一中心区域由外向内围绕，并嵌入基底上方的上层绝缘层中；且在最靠近中心区域时，再由内向外围饶，嵌入基底上方的上层绝缘层中。内连线结构包括嵌入上层绝缘层中的上层连接层以及嵌入下层绝缘层中的第一导电插塞与下层连接层。金属层通过第一导电插塞及上下层连接层而形成一电流路径，以与芯片外部或内部电路电连接。金属层的两端位于最外圈，且分别连接至一延伸部，两延伸部互相平行且可连接各种电路元件。再者，上述的芯片内建电感元件还可包括一分支结构，此分支结构通过嵌入下层绝缘层中的一第二导电插塞与金属层的最内圈连接。特别是，若以芯片内建电感元件的上视图来看，分支结构的延伸方向会垂直于金属层两端的两延伸部的延伸方向。

上述的芯片内建电感元件的两延伸部及分支结构所构成的等效电路为T型线圈(T-coil)，其提供的电路参数包括第一电感值、第二电感值及耦合系数。第一电感值及第二电感值的大小与导线长度(例如，金属层中最外圈的其中一端至最内圈连接分支结构的位置之间的导线长度具有一电感值，而另一端至分支结构的位置之间的导线长度具有另一电感值)成正比，且第一电感值及第二电感值也影响耦合系数的大小。通常可以通过改变金属层中最内圈连接分支结构的位置来调整第一电感值、第二电感值及耦合系数。

然而，由于金属层最内圈中连接分支结构的位置受限于金属层最内圈的侧边宽度，因此现有的芯片内建电感元件的结构难以满足各种电路设计的需求。再者，当分支结构的位置改变时，将同时改变第一电感值、第二电感值及耦合系数的大小，使得芯片内建电感元件的电路参数的调整较为困难。

因此，有必要寻求一种新颖的具有电感元件的半导体装置，其能够解决或改善上述的问题。

发明内容

为解决上述问题，本发明提供一种半导体装置，包括一第一绝缘层及一第二绝缘层，依序设置于一基底上，其中基底具有一中心区域。一第一绕线部及一第二绕线部设置于第二绝缘层内并围绕中心区域，且分别包括由内向外排列的一第一导线层、一第二导线层及一第三导线层，且第一导线层、第二导线层及第三导线层分别具有一第一端及一第二端，其中第一导线层的第一端互相耦接。一耦接部设置于第一绕线部该第二绕线部之间的第一绝缘层及第二绝缘层内，且耦接部包括一第一对连接层，交错连接第一导线层及第二导线层的第二端。一第二对连接层，交错连接第二导线层及第三导线层的第一端。其中第一导线层与相邻的第二导线层之间具有多个相同或不同的间距，且其中至少一间距大于第二导线层与相邻的第三导线层之间的间距。

附图说明