[发明专利]半导体结构及其形成方法有效
| 申请号： | 201610130582.4 | 申请日： | 2016-03-08 |
| 公开（公告）号： | CN105762103B | 公开（公告）日： | 2018-11-16 |
| 发明（设计）人： | 王卉;曹子贵;康军;刘宇 | 申请（专利权）人： | 上海华虹宏力半导体制造有限公司 |
| 主分类号： | H01L21/762 | 分类号： | H01L21/762;H01L27/088;H01L21/8232 |
| 代理公司： | 北京集佳知识产权代理有限公司 11227 | 代理人： | 高静;吴敏 |
| 地址： | 201203 上海市浦东*** | 国省代码： | 上海;31 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 结构 及其 形成 方法 | ||
1.一种半导体结构的形成方法，其特征在于，包括：
提供衬底；
在所述衬底中形成隔离结构，用于将所述衬底分为第一区域和第二区域；
在所述第一区域衬底内形成第一阱区；
在所述第二区域衬底内形成第二阱区，所述第二阱区的掺杂类型与所述第一阱区的掺杂离子类型不同；
形成位于所述隔离结构上的伪栅结构；
以所述伪栅结构为掩膜，在所述第二阱区内形成第二重掺杂区，所述第二重掺杂区与所述第二阱区的掺杂离子类型相同；
以所述伪栅结构为掩膜，在所述第一阱区内形成第一重掺杂区，所述第一重掺杂区与所述第一阱区的掺杂离子类型相同。
2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述伪栅结构的线宽尺寸小于所述隔离结构的线宽尺寸。
3.如权利要求1所述的半导体结构的形成方法，其特征在于，形成所述第一重掺杂区的步骤包括：进行N型离子掺杂；形成所述第二重掺杂区的步骤包括：进行P型离子掺杂；或者，形成所述第一重掺杂区的步骤包括：进行P型离子掺杂；形成所述第二重掺杂区的步骤包括：进行N型离子掺杂；
进行N型离子掺杂的步骤包括：掺杂的离子为磷离子、砷离子或锑离子，离子能量为2Kev至80Kev，离子剂量为3E13至8E15原子每平方厘米；
进行P型离子掺杂的步骤包括：掺杂的离子为硼离子，离子能量为2Kev至120Kev，离子剂量为3E13至5E15原子每平方厘米。
4.如权利要求1所述的半导体结构的形成方法，其特征在于，形成位于所述隔离结构上的伪栅结构的步骤包括：在所述衬底表面形成栅氧化膜；
在所述栅氧化膜表面形成栅极膜；
在所述栅极膜表面形成图形层；
以所述图形层为掩膜，采用等离子干法刻蚀工艺，刻蚀去除所述第一阱区上和第二阱区上的部分栅极膜和部分栅氧化膜，保留所述隔离结构上的栅极膜和栅氧化膜，形成伪栅氧化层和伪栅电极层，所述伪栅氧化层和伪栅电极层用于构成伪栅结构；
去除所述图形层。
5.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：形成所述第一重掺杂区之前，以所述伪栅结构为掩膜，在所述第一阱区内形成第一轻掺杂区，所述第一轻掺杂区与所述第一重掺杂区的掺杂离子类型相同，所述第一轻掺杂区的深度小于所述第一重掺杂区的深度；
形成所述第二重掺杂区之前，以所述伪栅结构为掩膜，在所述第二阱区内形成第二轻掺杂区，所述第二轻掺杂区与所述第二重掺杂区的掺杂离子类型相同，所述第二轻掺杂区的深度小于所述第二重掺杂区的深度。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于上海华虹宏力半导体制造有限公司，未经上海华虹宏力半导体制造有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201610130582.4/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
