[发明专利]电子封装件及其半导体基板与制法

说明书

一种电子封装件及其半导体基板与制法，该半导体基板包括：基板本体、多个贯穿该基板本体的导电穿孔、以及形成于该基板本体中而未贯穿该基板本体的至少一柱体，以于该半导体基板受热时，该柱体能调整该基板本体于上、下侧的伸缩量，使该半导体基板上、下侧的热变形量相等，而避免该半导体基板发生翘曲。

技术领域

本发明有关一种半导体封装制程，尤指一种能提高产品良率的电子封装件及其半导体基板与制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势。目前应用于芯片封装领域的技术，例如芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模组封装(Multi-Chip Module，简称MCM)等覆晶型态的封装模组、或将芯片立体堆叠化整合为三维集成电路(3D IC)芯片堆叠技术等。

图1为悉知半导体封装件1的剖面示意图，该半导体封装件1于一封装基板11与半导体芯片10之间设置一硅中介板(Through Silicon interposer，简称TSI)13，该硅中介板13具有导电硅穿孔(Through-silicon via，简称TSV)130及形成于该导电硅穿孔130上的线路重布结构(Redistribution layer，简称RDL)131，令该导电硅穿孔130藉由多个导电元件16电性结合间距较大的封装基板11的焊垫110，并以底胶15包覆该些导电元件16，而间距较小的半导体芯片10的电极垫100藉由多个焊锡凸块101电性结合该线路重布结构131，再以底胶14包覆该些焊锡凸块101。最后，形成一封装胶体12于该封装基板11上，以令该封装胶体12包覆该半导体芯片10与该硅中介板13。

于后续制程中，于该封装基板11下侧形成多个焊球17，以供结合至一电路板(图略)上。

然而，悉知半导体封装件1于制作过程中，尚未进行切单制程前，如图1’所示的整版面结构1’(其包含多个该半导体封装件1)，当经过如回焊制程等高温作业后，由于该半导体芯片10、封装基板11、封装胶体12与硅中介板13之间的热膨胀系数(Coefficient ofthermal expansion，简称CTE)差异(Mismatch)甚大，而使该整版面结构1’容易发生翘曲(warpage)，如上凸情况(如图1’所示)或下凹情况，导致切单后的半导体封装件1的平面度不佳，以致于后续该半导体封装件1接置于电路板上时，会发生不沾锡(Non wetting)的问题，而使电性连接不佳。

因此，如何克服上述悉知技术的问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述现有技术的种种缺失，本发明提供一种电子封装件及其半导体基板与制法，可避免该半导体基板发生翘曲。

本发明的半导体基板，包括：一基板本体；多个导电穿孔，其形成于该基板本体中且贯穿该基板本体；以及至少一柱体，其形成于该基板本体中且未贯穿该基板本体。

本发明还提供一种半导体基板的制法，包括：提供一基板本体，且该基板本体形成有多个贯穿其中的导电穿孔；形成至少一盲孔于该基板本体上，其中，该盲孔未贯穿该基板本体；以及形成柱体于该盲孔中。

本发明还提供一种半导体基板的制法，包括：提供一基板本体；形成至少一盲孔与多个穿孔于该基板本体上，且该穿孔的深度大于该盲孔的深度；以及于该穿孔中形成导电穿孔，且于该盲孔中形成柱体，并使该导电穿孔贯穿该基板本体，而该柱体未贯穿该基板本体。

前述的半导体基板及其制法中，该基板本体为含硅的板体。

前述的半导体基板及其制法中，该基板本体的表面定义有一中央区与环绕该中央区的外围区，且该些导电穿孔位于该中央区，而该柱体位于该外围区。

前述的半导体基板及其制法中，该基板本体上形成有电性连接该导电穿孔的线路重布结构。