[发明专利]一种连接UVM验证平台的搭建方法

权利要求书

1.一种连接UVM验证平台的搭建方法，其特征在于，其搭建过程为：通过UVM验证平台产生激励，将激励同时发送给RTL代码被测对象以及Matlab模型，比较两者输出的一致性，来确认RTL代码的正确性。

2.根据权利要求1所述的一种连接UVM验证平台的搭建方法，其特征在于，其具体搭建过程为：

设置UVM验证平台；

设置Matlab模型；

通过SystemVerilog的动态程序接口DPI连接UVM验证平台与Matlab模型；

设置仿真器及可控制仿真器的脚本，并运行验证平台。

3.根据权利要求2所述的一种连接UVM验证平台的搭建方法，其特征在于，所述UVM验证平台内置计分板，该记分板里嵌入上述Matlab模型，该UVM验证平台产生激励数据包并发送给RTL代码被测对象，同时将此数据记录下来，发送给记分板；RTL代码被测对象再输出数据信号给UVM验证平台，UVM验证平台进行收集后也发送给记分板，记分板对两组数据流进性比较，判断是否正确。

4.根据权利要求3所述的一种连接UVM验证平台的搭建方法，其特征在于，UVM验证平台里嵌入Matlab模型的具体过程为：

首先实现SystemVerilog与Matlab的协同，两者的协同通过一个C程序的头文件来实现，即：通过Matlab自带的C函数库实现对Matlab的控制，调用Matlab的启动、关闭、输入输出；SystemVerilog的动态程序接口DPI直接导入和导出上述C函数库中的函数，从而实现通过SystemVerilog调用C程序然后控制Matlab，实现把Matlab模型嵌入UVM验证平台。

5.根据权利要求2所述的一种连接UVM验证平台的搭建方法，其特征在于，所述仿真器包括逻辑仿真器和算法仿真器，并通过脚本实现对仿真器控制，来打开DPI的使能以及使Matlab工具与逻辑仿真器同时启动，以便完成验证平台的数据监测功能；通过使用SystemVerilogDPI连接UVM验证平台与Matlab模型使得逻辑仿真器与算法仿真器同时运行，保证了算法到逻辑映射转换的正确性。