[发明专利]一种连接UVM验证平台的搭建方法

说明书

技术领域

本发明涉及芯片设计验证领域，具体地说是一种实用性强、连接UVM验证平台的搭建方法。

背景技术

伴随着芯片集成度增加，各种通信与信号处理算法被集成到系统芯片中，这些算法通常需要先利用Matlab或Simulink进性算法层的建模，然后利用Matlab自带的转换器转换成RTL代码，或者人工将Matlab代码转换为RTL代码，供系统芯片集成，仿真综合使用。这种转换过程，尤其是人工转换，需要确保其功能的正确性，也就是算法层与逻辑层的功能相一致。这就需要进性一些验证与测试。

UVM验证方法是芯片验证业界最新研发的一种验证方法学。工程师用它可创建坚实、可重用、具互操作性的验证组件和验证平台。UVM提供基于SystemVerilog语言开发的一套库函数，工程师通过调用库可以省去自己从零开始开发验证环境的麻烦。此套方法已经在芯片开发的行业得到较广泛应用，它的受控随机数产生机制能大大提高验证效率，对于算法实现类的模块的验证尤其适用。UVM本身是针对SystemVerilog语言开发的，所以若想将这套验证环境与Matlab环境连接，还是需要解决一些具体问题的。

为了有效的利用UVM验证方法的优点，来验证算法实现电路的功能，本发明构建一个验证平台中同时运行针对SystemVerilog的仿真以及Matlab模型的仿真。

发明内容

本发明的技术任务是针对以上不足之处，提供一种实用性强、连接UVM验证平台的搭建方法。

一种连接UVM验证平台的搭建方法，其搭建过程为：通过UVM验证平台产生激励，将激励同时发送给RTL代码被测对象以及Matlab模型，比较两者输出的一致性，来确认RTL代码的正确性。

其具体搭建过程为：

设置UVM验证平台；

设置Matlab模型；

通过SystemVerilog的动态程序接口DPI连接UVM验证平台与Matlab模型；

设置仿真器及可控制仿真器的脚本，并运行验证平台。

所述UVM验证平台内置计分板，该记分板里嵌入上述Matlab模型，该UVM验证平台产生激励数据包并发送给RTL代码被测对象，同时将此数据记录下来，发送给记分板；RTL代码被测对象再输出数据信号给UVM验证平台，UVM验证平台进行收集后也发送给记分板，记分板对两组数据流进性比较，判断是否正确。

UVM验证平台里嵌入Matlab模型的具体过程为：

首先实现SystemVerilog与Matlab的协同，两者的协同通过一个C程序的头文件来实现，即：通过Matlab自带的C函数库实现对Matlab的控制，调用Matlab的启动、关闭、输入输出；SystemVerilog的动态程序接口DPI直接导入和导出上述C函数库中的函数，从而实现通过SystemVerilog调用C程序然后控制Matlab，实现把Matlab模型嵌入UVM验证平台。

所述仿真器包括逻辑仿真器和算法仿真器，并通过脚本实现对仿真器控制，来打开DPI的使能以及使Matlab工具与逻辑仿真器同时启动，以便完成验证平台的数据监测功能；通过使用SystemVerilogDPI连接UVM验证平台与Matlab模型使得逻辑仿真器与算法仿真器同时运行，保证了算法到逻辑映射转换的正确性。

本发明的一种连接UVM验证平台的搭建方法，具有以下优点：

本发明提供的一种连接UVM验证平台的搭建方法通过利用UVM验证平台产生激励，将激励同时发送给RTL代码被测对象以及高层次Matlab模型，比较两者输出的一致性来，来确认RTL代码的正确性，有效的利用UVM验证方法的优点，来验证算法实现电路的功能，能极大提高带有各种复杂算法的芯片验证的效率，缩短芯片开发周期，实用性强，易于推广。

附图说明

附图1为本发明的UVM验证平台示意图。

附图2为UVM验证平台与Matlab模型的连接关系图。

附图3为Matlab控制的C头文件图。

附图4为Matlab控制的SystemVerilog调用过程图。

具体实施方式

下面结合附图和具体实施例对本发明作进一步说明。

如附图1、图2所示，本发明的一种连接UVM验证平台的搭建方法，其搭建过程为：通过UVM验证平台产生激励，将激励同时发送给RTL代码被测对象以及高层次Matlab或simulink模型，比较两者输出的一致性，来确认RTL代码的正确性。