[发明专利]半导体器件及其驱动方法

权利要求书

1.一种半导体器件，包括：

多个正常簇，所述多个正常簇包括多个存储单元，并且连接到数据线；

多个虚设簇，所述多个虚设簇布置在所述多个正常簇的特定区域中，并且通过特定电路的奇偶校验线来输入/输出奇偶校验位；

多个空闲纠错码ECC计算电路，所述多个空闲ECC计算电路对应于通过数据线和奇偶校验线施加的数据来执行ECC计算；以及

主ECC计算电路，所述主ECC计算电路将从所述多个空闲ECC计算电路施加的数据彼此组合，并且执行ECC计算。

2.如权利要求1所述的半导体器件，其中，所述多个空闲ECC计算电路以与一个存储体相对应的数据线和与一个存储体相对应的奇偶校验线为单位来执行ECC计算。

3.如权利要求1所述的半导体器件，其中，主ECC计算电路以所有的存储体为单位来执行ECC计算。

4.如权利要求1所述的半导体器件，其中，所述多个空闲ECC计算电路和主ECC计算电路在刷新操作中执行ECC计算。

5.如权利要求1所述的半导体器件，其中，数据线和奇偶校验线被布置成彼此分离。

6.一种半导体器件，包括：

多个正常簇，所述多个正常簇包括多个存储单元，并且连接到数据线；

多个虚设簇，所述多个虚设簇布置在所述多个正常簇的特定区域中，通过特定电路的奇偶校验线来输入/输出奇偶校验位，以及通过特定电路的标志线来输入/输出标志位；

多个选择电路，所述多个选择电路对应于选择信号来选择性地控制奇偶校验线的奇偶校验位的输出；

多个空闲纠错码ECC计算电路，所述多个空闲ECC计算电路对应于通过数据线和奇偶校验线施加的数据来执行ECC计算；以及

主ECC计算电路，所述主ECC计算电路将从所述多个空闲ECC计算电路施加的数据彼此组合，并且执行ECC计算。

7.如权利要求6所述的半导体器件，其中，所述多个空闲ECC计算电路以与一个存储体相对应的数据线、与一个存储体相对应的奇偶校验线以及与一个存储体相对应的标志线为单位来执行ECC计算。

8.如权利要求6所述的半导体器件，其中，主ECC计算电路以从由选择电路选中的一个存储体施加的奇偶校验位为单位来执行ECC计算。

9.如权利要求6所述的半导体器件，其中，所述多个空闲ECC计算电路和主ECC计算电路在刷新操作中执行ECC计算。

10.如权利要求6所述的半导体器件，其中，数据线、奇偶校验线和标志线被布置成彼此分离。

11.如权利要求6所述的半导体器件，还包括：

标志生成电路，所述标志生成电路连接到标志线，将每个存储体的标志位彼此组合，以及将标志写入信号输出至所述多个虚设簇。

12.如权利要求11所述的半导体器件，其中，当每个存储体的标志位中的至少一个被激活时，标志生成电路激活标志写入信号。

13.如权利要求6所述的半导体器件，其中，标志位包括用于判断数据是否已经被写入至对应的虚设簇中的1位信息。

14.如权利要求6所述的半导体器件，其中，在刷新操作中，当标志位处于第一逻辑电平时，计算奇偶校验位以将奇偶校验位写入至所述多个虚设簇中，以及将处于第二逻辑电平的标志位写入至所述多个虚设簇中。

15.如权利要求6所述的半导体器件，其中，在刷新操作中，当标志位处于第二逻辑电平时，计算ECC奇偶校验，并且纠正错误。