[发明专利]高速访问双倍速率同步动态随机存储器的控制方法及装置

说明书

本发明公开了一种高速访问双倍速率同步动态随机存储器的控制方法及装置，其特征在于，所述方法包括：将双倍速率同步动态随机存储器(DDR)按照动态配置策略划分为可变的缓存块；基于所述可变的缓存块进行读写操作时，根据加权循环调度策略对针对多个通道的读/写操作进行调度，并对读/写带宽进行平衡。

技术领域

本发明涉及访问技术，尤其涉及一种高速访问双倍速率同步动态随机存储器(DDR，Double Data Rate SDRAM)的控制方法及装置。

背景技术

随着高速通信系统的迅猛发展，网络系统中的以太网数据流量越来越大，所需服务功能也越来越多，对传输的以太网包，需要一块足够大小的缓存空间，将数据缓存起来，在完成以太网数据的分析、交换、路由以及用户定义的服务功能后，再将数据报文从缓存中取出并发送出去。

由于当前的网络通信设备速率很高，所需的缓存空间也非常大，对缓存空间的访问速率也有不小的要求，在这种情况下，传统的同步动态随机存储器(SDRAM，SynchronousDynamic Random Access Memory)已经不能满足需求，而DDR具有更高的工作频率，更快的速度，更大的缓存空间，已经成为通信网络中最为重要的缓存器件。

现有技术中，在当前网络通信设备中对DDR的访问，主要是通过将访问地址转化成行列映射，首先经过选页操作选到相应的页面(page)，再通过地址线选到相应的地址段对数据进行读写。如果DDR的读写地址不连续，则访问时会进行频繁的选页操作，大大降低了DDR的访问效率；同时读写的不均衡也会降低DDR的访问效率。传统的解决方法主要是将DDR划分为固定的缓存块，虽然，这种方法可以提高DDR的访问效率，但是也存在一些弊端：比如固定缓存块的划分，如果缓存块过大，可能会浪费DDR的内存空间；如果缓存块过小，则起不到提高速率的作用等等，这些，都会降低DDR的访问效率。

发明内容

有鉴于此，本发明实施例希望提供一种高速访问DDR的控制方法及装置，至少解决了现有技术存在的问题。

本发明实施例的技术方案是这样实现的：

本发明实施例一种高速访问双倍速率同步动态随机存储器的控制方法，所述方法包括：

将双倍速率同步动态随机存储器DDR按照动态配置策略划分为可变的缓存块；

基于所述可变的缓存块进行读写操作时，根据加权循环调度策略对针对多个通道的读/写操作进行调度，并对读/写带宽进行平衡。

上述方案中，所述方法还包括：

获取针对多个通道突发的读/写操作请求后，根据突发缓冲调度策略将对各个通道的读/写操作请求依次缓存下来，并记录缓存次序；

根据所述缓存次序，对所述DDR中的所述可变的缓存块进行本次读/写操作，在进行本次读/写操作对应的数据读写期间，支持针对所述各个通道其他读/写操作请求的调度。

上述方案中，所述将DDR按照动态配置策略划分为可变的缓存块，包括：

将DDR的地址空间划分为数个区域，配置每个区域的起始地址和结束地址为均可配置；

配置所述每个区域由大小可配置的缓存块组成，每个缓存块均对应一个缓存指针BP；

对于写入DDR的数据包，根据所述数据包的包长选择缓存大小与其接近的区域，将其存入对应BP的缓存块里面。

上述方案中，所述将DDR按照动态配置策略划分为可变的缓存块，还包括：

配置每个区域的BP为一个链表，将所述数据包写入所述DDR时，申请区域链表首部的BP，数据包读出DDR时，将BP写入链表的尾部；