[发明专利]一种基于描述符的BLVDS总线数据传送装置及其方法

权利要求书

1.一种基于描述符的BLVDS总线数据传送装置，其特征在于， 包括多个板卡，每个所述板卡上设有CPU、通过GPMC接口与CPU 进行数据交互的FPGA芯片和通过BLVDS总线与FPGA芯片进行通 信的匹配电阻；

所述FPGA芯片包括用于将BLVDS总线信号转换为数字信号并 传递到数据接收模块的BLVDS编解码模块、用于处理报文帧实现报 文CRC校验及断帧功能的数据收发模块、分别与数据收发模块进行 通信的RAM以及多个接收描述符寄存器/发送描述符寄存器。

2.根据权利要求1所述的基于描述符的BLVDS总线数据传送 装置，其特征在于，所述接收描述符寄存器采用的是32位寄存器， 其中，1-16位为RAM接收地址位，17-27位为数据帧长度位，28位 为接收状态位，29位为CRC校验状态位，30位为清除控制位，31-32 位为保留位；

所述发送描述符寄存器采用的也是32位寄存器，其中，1-16位 为RAM接收地址位，17-27位为数据帧长度位，28位为发送状态位， 29位为清除控制位，30-32位为保留位。

3.根据权利要求1所述的基于描述符的BLVDS总线数据传送 装置，其特征在于，具体采用的是八个接收描述符寄存器和八个发送 描述符寄存器。

4.根据权利要求2所述BLVDS总线数据传送装置的传送方法， 其特征在于，包括以下步骤：

在接收数据过程中，将接收到的数据帧存入到所述接收描述符寄 存器前16位设定的RAM接收地址中，断帧后，将所述接收描述符 寄存器第28位置1，表示接收到一帧数据；然后，进行CRC校验， 如果CRC校验正确，将所述接收描述符寄存器第29位置1，否则置 0；并将数据帧长度存入到接收描述符寄存器27-17位中；

如果上述步骤完成一帧数据接收工作，等到下一帧数据来到时， 将对下一接收描述符寄存器进行设置，如此循环，直到查询最后一个 接收描述符寄存器；如果所述接收描述符寄存器第28位是1，则根 据接收描述符寄存器中帧长度、CRC状态以及帧存储地址，取出帧 数据，然后向所述接收描述符寄存器第30位写入1，清除所述接收 描述符寄存器接收状态位为0；

在发送数据过程中，将要发送的报文帧存入到发送描述符寄存器 所设置的RAM地址中，同时设置所述发送描述符寄存器第28位发 送状态为1，并设置27-17位数据帧长度；FPGA内部的数据收发模 块，时刻查询发送描述符寄存器发送状态是否为1，若为1，则根据 RAM地址，以及发送数据帧长度，将发送数据发送至所述BLVDS 编解码模块，由所述BLVDS编解码模块将数据帧发送到BLVDS总 线上。