[发明专利]非易失性存储器加速器及存取加速方法

权利要求书

1.一种非易失性存储器加速器，包括：

数据预取单元，具有多个线缓冲器，依据读取命令由所述多个线缓冲器的其中之一提供读取数据，或者，依据该读取命令读取至少一快取数据以作为该读取数据，该数据预取单元并依据该读取命令在所述多个线缓冲器的至少其中之一存储连续地址的多个预存数据；

快取单元，耦接至该数据预取单元，用以存储该至少一快取数据以及连续地址的所述多个预存数据；以及

存取接口电路，耦接至该数据预取单元、该快取单元以及非易失性存储器，作为存取该非易失性存储器的接口电路，

其中该数据预取单元依据该读取命令搜寻所述多个线缓冲器中的数据，当所述多个线缓冲器中存在该读取命令对应的需求数据时，并提供所述多个线缓冲器的其中之一存储的该需求数据以作为该读取数据，

其中当所述多个线缓冲器中不存在该读取命令对应的该需求数据时，该数据预取单元查找该快取单元中是否存在该需求数据，并在当该快取单元存在该需求数据时，读取该快取单元所存储的该需求数据以作为该读取数据。

2.如权利要求1所述的非易失性存储器加速器，其中该数据预取单元还包括：

多工器，耦接所述多个线缓冲器，依据控制命令以由所述多个线缓冲器的其中之一提供该读取数据；以及

控制器，接收该读取命令，依据该读取命令产生该控制命令，并由该非易失性存储器读取所述多个预存数据，或者，依据该读取命令由该快取单元读取该至少一快取数据。

3.如权利要求1所述的非易失性存储器加速器，其中，当该快取单元不存在该需求数据时，该数据预取单元藉由该存取接口电路由该非易失性存储器读取该需求数据。

4.如权利要求3所述的非易失性存储器加速器，其中，该数据预取单元更存储该需求数据至该快取单元及其中之一的所述多个线缓冲器。

5.如权利要求3所述的非易失性存储器加速器，其中，当该快取单元为被读取状态时，该数据预取单元存储该需求数据至其中之一的所述多个线缓冲器。

6.如权利要求1所述的非易失性存储器加速器，其中，各该线缓冲器存储有效标志，该有效标志用以指示对应的线缓冲器中的数据可否被读取。

7.一种非易失性存储器的存取加速方法，包括：

提供多个线缓冲器，依据读取命令由所述多个线缓冲器的其中之一提供读取数据，并依据该读取命令在所述多个线缓冲器的至少其中之一存储连续地址的多个预存数据；以及

提供快取单元，用以存储至少一快取数据以及连续地址的所述多个预存数据，并依据该读取命令提供该至少一快取数据以作为该读取数据，

其中提供该快取单元，用以存储该至少一快取数据以及连续地址的所述多个预存数据，并依据该读取命令提供该至少一快取数据以作为该读取数据的步骤包括：

当所述多个线缓冲器中不存在该读取命令对应的需求数据时，查找该快取单元中是否存在该需求数据，并在当该快取单元存在该需求数据时，读取该快取单元所存储的该需求数据以作为该读取数据。

8.如权利要求7所述的非易失性存储器的存取加速方法，其中，提供所述多个线缓冲器，依据该读取命令由所述多个线缓冲器的其中之一提供该读取数据的步骤包括：

依据该读取命令搜寻所述多个线缓冲器中的数据，当所述多个线缓冲器中存在该读取命令对应的该需求数据时，并提供所述多个线缓冲器的其中之一存储的该需求数据以作为该读取数据。

9.如权利要求7所述的非易失性存储器的存取加速方法，还包括存储该需求数据至该快取单元及所述多个线缓冲器的其中之一。

10.如权利要求7所述的非易失性存储器的存取加速方法，还包括：当该快取单元为被读取状态时，存储该需求数据至所述多个线缓冲器的其中之一。

11.如权利要求7所述的非易失性存储器的存取加速方法，其中，各该线缓冲器存储有效标志，该有效标志用以指示对应的线缓冲器中的数据可否被读取。