[发明专利]非易失性存储器加速器及存取加速方法

说明书

非易失性存储器加速器及存取加速方法。非易失性存储器加速器包括数据预取单元、快取单元以及存取接口电路。数据预取单元具有多个线缓冲器，依据读取命令由线缓冲器的其中之一提供读取数据，或者，依据读取命令读取至少一快取数据以作为读取数据，数据预取单元并依据读取命令在线缓冲器的至少其中之一存储连续地址的多个预存数据。快取单元存储所述至少一快取数据以及连续地址的预存数据。存取接口电路作为存取非易失性存储器的接口电路。

技术领域

本发明涉及一种非易失性存储器加速器及加速方法，且特别涉及一种多层次的非易失性存储器加速器及加速方法。

背景技术

为提供长效性的数据记忆媒介，非易失性存储器已成为电子装置中不可或缺的记忆装置。而随着日益增加的电子装置的效能需求，要如何快速的由非易失性存储器中读取到所需的数据，成为一个重要的课题。

发明内容

本发明提供一种非易失性存储器加速器及加速方法，有效提升非易失性存储器的读取效率。

本发明的非易失性存储器加速器包括数据预取单元、快取单元以及存取接口电路。数据预取单元具有多个线缓冲器，依据读取命令由线缓冲器的其中之一提供读取数据，或者，依据读取命令读取至少一快取数据以作为读取数据。快取单元耦接至数据预取单元，用以存储至少一快取数据以及存储连续地址的多个预存数据。数据预取单元并依据读取命令在线缓冲器的至少其中之一存储连续地址的多个预存数据。存取接口电路耦接至数据预取单元、快取单元以及非易失性存储器，作为存取非易失性存储器的接口电路。

本发明的非易失性存储器的存取加速方法，包括：提供多个线缓冲器，依据读取命令由线缓冲器的其中之一来提供读取数据，并依据读取命令在线缓冲器的至少其中之一存储连续地址的多个预存数据；以及，提供快取单元，用以存储至少一快取数据以及连续地址的预存数据，并依据读取命令提供至少一快取数据以作为读取数据。

基于上述，本发明提供线缓冲器以及快取单元来配合非易失性存储器来形成三层的数据存取架构。并通过线缓冲器以及快取单元来分别提供连续地址的数据以及跳跃式地址的数据，有效提升非易失性存储器中的数据的存取效率。

为让本发明的上述特征和优点能更明显易懂，下文特举实施例，并配合附图作详细说明如下。

附图说明

图1绘示本发明一实施例的非易失性存储器加速器的示意图。

图2绘示本发明实施例的数据预取单元110的实施方式的示意图。

图3绘示本发明一实施例的非易失性存储器的存取加速方法的流程图。

图4～图6分别绘示非易失性存储器的存取加速方法不同步骤的多个实施细节。

【符号说明】

100：非易失性存储器加速器

101：非易失性存储器

110：数据预取单元

120：快取单元

130：存取接口电路

RCMD：读取命令

RDATA：读取数据

LBUF1～LBUFN：线缓冲器

DOUT：快取数据

ADD：存储器地址

111：多工器

112：控制器

S310～S320、S410～S472、S510～S560：存取加速方法的步骤

具体实施方式