[发明专利]一种低合路损耗的Doherty合路电路和方法

说明书

技术领域

本发明涉及通信领域，尤其涉及一种低合路损耗的Doherty合路电路和方法。

背景技术

目前，随着无线通讯市场竞争的日益激烈，基站产品的性能高低成为业内竞争的主要焦点。而功率放大器(简称功放)作为基站的重要组成部分，直接关系着基站发射信号的质量和通信效果。为了提高传输速率，更加有效地利用频谱资源，现阶段基站广泛采用OFDM、WCDMA、LTE等高峰均比调制方式，因此要求功放在高峰均比的条件下正常工作，不但要满足线性指标要求，同时需要到达较高的工作效率，现阶段Doherty功放配合数字预失真技术(DPD)可以较好地满足上述要求，因此，Doherty功放成为目前基站应用的研究热点。

为了提高基站覆盖范围，满足基站不断增加的输出功率要求，目前主要采用增加Doherty路数如3路Doherty、4路Doherty或采用多个双路Doherty进行功率合成的方法来增加功率放大器输出功率。

现有基站采用的3路或4路Doherty功放，多路Doherty功放由3到4个功放管组成，分为主功放和辅助功放。输入信号经过分离后分别送入主功放和辅助功放，经放大后再合成为一路。多路Doherty设计难度较大，且由于射频功率主要由主功放功率管输出，因此该射频功率管发热较为严重，对于功放的散热和可靠性有一定影响，同时4路Doherty电路由于设计难度和电路一致性的问题更加突出，实际应用的场景则较为少见，3路Doherty电路较为常用，但3路Doherty电路在某些场合同样存在输出功率不足和电路设计相对复杂的问 题。

两个双路Doherty功放通过3dB电桥或Wilkinson功分器组成的功率合路电路进行合路以达到提高输出功率的目的。这两种合路方案中的双路Doherty电路与普通Doherty设计基本相同，功率合成网络为通用的3dB电桥或Wilkinson功分器，具有电路设计相对简单的优点，可以在一定程度上克服4路Doherty设计复杂和3路Doherty输出功率受限的问题。

现有技术中的两个双路Doherty合成电路，如图1和图2所示，在图1中，上下两个Doherty电路的后续合路单元需要如图1的第一1/4波长微带线11和第二1/4波长微带线12以及3dB电桥13。在图2中，上下两个Doherty电路的后续合路单元需要第三1/4波长微带线21、第四1/4波长微带线22以及一个威尔金森功分器。所以，两个双路Doherty合路电路由于在功放输出端增加了合路单元，不可避免地引入该电路的插入损耗从而功放在输出功率和工作效率方面有所损失。

发明内容

本发明要解决的主要技术问题是，提供一种低合路损耗的Doherty合路电路和一种降低Doherty合路电路合路损耗的方法，能够在提高输出功率的基础上降低插入损耗，提高电路工作效率。

为解决上述技术问题，本发明提供一种低合路损耗的Doherty合路电路，包括：功率合成子电路和两个输出参数相同的Doherty子电路；功率合成子电路包括两个输入端、一个输出端和连接在输入端和输出端之间的合路匹配单元；

各个Doherty子电路的输出信号通过与之一一对应连接的输入端进入合路匹配单元；合路匹配单元用于分别对两个Doherty子电路的输出阻抗进行阻抗变换，使得输出端的输出阻抗与后续电路阻抗匹配，还用于两个Doherty子电 路的输出信号在输出端进行合路时的信号匹配，使得到达输出端的两个Doherty子电路的信号的功率和相位分别相同。

进一步地，每个Doherty子电路包含并联连接的N路支路电路，N为大于等于1的正整数，其中一条支路电路是主功放电路，其它支路电路是参数相同的辅助功放电路。

进一步地，合路匹配单元包括两个λ/4微带线，输出端和各个输入端之间设置有一个λ/4微带线，λ为中心频率信号的波长。

进一步地，λ/4微带线的阻抗为Z_a，Doherty子电路合路点阻抗为Z_b，后续电路的负载阻抗为Z_c，Doherty子电路的个数是n，则Z_a满足Z_a²＝Z_b*nZ_c。

进一步地，功率合成子电路还包括隔离单元，隔离单元设置在两个输入端和合路匹配单元之间，两个输入端经过隔离单元的隔离后与合路匹配单元连接。