[发明专利]一种射频电路收发结构及其设计方法有效
申请号: | 201610206603.6 | 申请日: | 2016-04-05 |
公开(公告)号: | CN107294558B | 公开(公告)日: | 2019-08-02 |
发明(设计)人: | 闫新远 | 申请(专利权)人: | 宇龙计算机通信科技(深圳)有限公司 |
主分类号: | H04B1/40 | 分类号: | H04B1/40 |
代理公司: | 工业和信息化部电子专利中心 11010 | 代理人: | 梁军 |
地址: | 518057 广东省深圳市南*** | 国省代码: | 广东;44 |
权利要求书: | 查看更多 | 说明书: | 查看更多 |
摘要: | |||
搜索关键词: | 一种 射频 电路 收发 结构 及其 设计 方法 | ||
本发明公开了一种射频电路收发结构及其设计方法,其中,该设法方法包括:在射频电路PCB上的PMU和收发器中间预留固定位置;在所述PCB初成型后,在所述预留固定位置设置时钟信号的接收器件;其中,所述时钟信号的接收器件的种类根据干扰信号的存在情况确定。本发明在射频电路PCB上的PMU和收发器中间预留固定位置,该固定位置可以在PCB初成型后设置时钟信号的接收器件,这样,就可以根据是否存在干扰情况来确定在该预留固定位置设置何种器件,该方法实现简单,无需将PCB成品返厂改板,解决了现有技术的问题。
技术领域
本发明涉及移动通讯领域,特别是涉及一种射频电路收发结构及其设计方法。
背景技术
在现有射频电路工作时,对于收发器(通常称为WTR或Transceiver)接收到的时钟信号,通常情况下会被其他信号干扰。
目前,对于射频部分的时钟信号存在干扰的问题,通常存在以下几种解决方式:
(1)查找干扰源,消除杂散干扰源;(2)切断干扰源的传播路径。
一旦出现时钟信号被干扰,如果采用(1)和(2)方案涉及PCB改板,现有的回板周期8-10天,增加了研发周期,延缓了产品上市时间,且操作较为复杂,投入成本较高;且由于现有的手机PCB(Printed Circuit Board,印制电路板)空间有限,改动一个单元模块有可能影响到其他业务单元的性能,增加了不可管控的风险。
发明内容
本发明提供了一种射频电路收发结构及其设计方法,以至少解决现有技术中,射频电路收发器在接收时钟信号时,会存在其他信号带来的干扰,该问题只能通过将成品PCB返厂改板来解决,过程复杂且耗时较长,存在较大的改板风险的问题。
一方面,本发明提供一种射频电路收发结构的设计方法,包括:在射频电路PCB上的PMU(Phasor Measurement Unit,电源管理单元)和收发器中间预留固定位置;在所述PCB初成型后,在所述预留固定位置设置时钟信号的接收器件;其中,所述时钟信号的接收器件的种类根据干扰信号的存在情况确定。
进一步,在存在所述干扰信号的情况下,所述时钟信号的接收器件设置为带通滤波器。
进一步,在不存在所述干扰信号的情况下,所述时钟信号的接收器件设置为偶数个电阻值均为0欧姆的电阻,其中,每两个电阻为一组,每组的两个电阻PIN脚重叠放置,以防止辐射信号。
进一步,根据所述预留固定位置的大小确定所述电阻的设置个数。
另一方面,本发明还提供了一种射频电路的收发结构,包括:PMU、收发器、时钟信号接收器件;其中,所述PMU和所述收发器耦合,时钟信号接收器件与所述PMU和所述收发器均耦合,其中,所述时钟信号接收器件包括:每个电阻值均为0欧姆的偶数个电阻,或者,带通滤波器。
另一方面,本发明还提供了一种射频电路,包括:功放处理器、信号处理器、开关、天线以及上述的射频电路的收发结构;其中,所述射频电路的收发结构中的收发器的基带发送端口连接所述功放处理器的一端,所述功放处理器的另一端与所述信号处理器的一端连接,所述信号处理器的另一端通过所述开关连接至所述天线。
进一步,还包括:所述射频电路的收发结构中的收发器的基带接收端口与一个信号处理器的一端连接,所述信号处理器的另一端通过所述开关连接至所述天线。
进一步,所述信号处理器包括以下之一:双工器,滤波器。
进一步,所述功放处理器包括:放大器。
该专利技术资料仅供研究查看技术是否侵权等信息,商用须获得专利权人授权。该专利全部权利属于宇龙计算机通信科技(深圳)有限公司,未经宇龙计算机通信科技(深圳)有限公司许可,擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作,请联系【客服】
本文链接:http://www.vipzhuanli.com/pat/books/201610206603.6/2.html,转载请声明来源钻瓜专利网。
- 上一篇:一种铝合金炉头及其制造方法和一种燃烧器
- 下一篇:一种可降灰的垃圾焚烧炉