[发明专利]半导体元件及其制作方法有效
| 申请号： | 201610209916.7 | 申请日： | 2016-04-06 |
| 公开（公告）号： | CN107275210B | 公开（公告）日： | 2023-05-02 |
| 发明（设计）人： | 许智凯;傅思逸;洪裕祥;程伟麒;郑志祥;杨宗穆 | 申请（专利权）人： | 联华电子股份有限公司 |
| 主分类号： | H01L21/336 | 分类号： | H01L21/336;H01L29/06;H01L29/78 |
| 代理公司： | 北京市柳沈律师事务所 11105 | 代理人： | 陈小雯 |
| 地址： | 中国台湾*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 半导体 元件 及其 制作方法 | ||
1.一种制作半导体元件的方法，包含：
提供一基底；
形成一栅极结构于该基底上；
形成一凹槽于该栅极结构两侧的该基底中；
形成一缓冲层于该凹槽内；
形成一外延层于该凹槽内，其中该外延层的上表面低于该基底的上表面且不与该基底的上表面切齐，该外延层的上表面与该缓冲层的上表面共同构成一V型轮廓；
形成一遮盖层于该外延层上，其中该遮盖层为V型，该遮盖层的上表面高于该基底的上表面，该遮盖层同时接触覆盖该外延层及该缓冲层，该外延层的上表面的面积小于该遮盖层的下表面的面积，且该遮盖层与该栅极结构于垂直方向不重叠。
2.如权利要求1所述的方法，其中该缓冲层包含磷化硅。
3.如权利要求1所述的方法，其中该外延层及该遮盖层包含磷化硅。
4.如权利要求3所述的方法，其中该遮盖层的磷浓度小于该外延层的磷浓度。
5.如权利要求1所述的方法，其中形成V型的该遮盖层的方法包括：形成包含一三角形的该遮盖层。
6.如权利要求5所述的方法，另包含形成一接触插塞，接触该遮盖层并将该遮盖层的三角形转变为该V型。
7.如权利要求1所述的方法，其中该遮盖层的厚度介于10埃至100埃。
8.一种半导体元件，包含：
基底；
栅极结构，设于该基底上；
外延层，设于该栅极结构两侧的该基底中，其中该外延层的上表面低于该基底的上表面且不与该基底的上表面切齐；
缓冲层，设于该外延层及该基底之间；以及
遮盖层，设于该外延层上，其中该遮盖层为V型；
其中该外延层的上表面与该缓冲层的上表面共同构成一V型轮廓，该遮盖层同时接触覆盖该外延层及该缓冲层，该外延层的上表面的面积小于该遮盖层的下表面的面积，且该遮盖层与该栅极结构于垂直方向不重叠。
9.如权利要求8所述的半导体元件，其中该缓冲层包含磷化硅。
10.如权利要求8所述的半导体元件，其中该外延层及该遮盖层包含磷化硅。
11.如权利要求10所述的半导体元件，其中该遮盖层的磷浓度小于该外延层的磷浓度。
12.如权利要求8所述的半导体元件，其中该外延层的上表面包含一V型轮廓。
13.如权利要求8所述的半导体元件，另包含一接触插塞，接触该遮盖层。
14.如权利要求8所述的半导体元件，其中该遮盖层的厚度介于10埃至100埃。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于联华电子股份有限公司，未经联华电子股份有限公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201610209916.7/1.html，转载请声明来源钻瓜专利网。
- 同类专利
- 专利分类
H01L 半导体器件；其他类目中不包括的电固体器件
H01L21-00 专门适用于制造或处理半导体或固体器件或其部件的方法或设备
H01L21-02 .半导体器件或其部件的制造或处理
H01L21-64 .非专门适用于包含在H01L 31/00至H01L 51/00各组的单个器件所使用的除半导体器件之外的固体器件或其部件的制造或处理
H01L21-66 .在制造或处理过程中的测试或测量
H01L21-67 .专门适用于在制造或处理过程中处理半导体或电固体器件的装置；专门适合于在半导体或电固体器件或部件的制造或处理过程中处理晶片的装置
H01L21-70 .由在一共用基片内或其上形成的多个固态组件或集成电路组成的器件或其部件的制造或处理；集成电路器件或其特殊部件的制造
