[发明专利]一种集成SIP系统封装架构

说明书

技术领域

本发明专利涉及封装技术领域，尤其涉及SIP封装技术领域，具体是指一种高密度 SIP封装结构。

背景技术

SIP封装（SystemInaPackage，系统级封装）是在同一封装产品内实现多种系统 功能的高度整合，是集成电路的重要组成部分。随着整个系统功耗、面积、便携性等各项性 能的要求越来越高，如何将多个不同功能的电路整合在一起，对封装的设计提出了新的要 求。

现有技术的SIP封装，往往是首先选择普通PCB电路板作为SIP基岛，将不同功能的 芯片通过类似传统封装的工艺塑封到一个封装中。这种在封装内实现的系统方案，由于只 是涉及到封装方式的改变，因而实现较快，整个成本较低，方案也更加灵活，可以快速适应 本领域技术的要求。

然而，现有技术中的SIP封装仍存在一些缺陷，导致用户使用不便。芯片和其他元 件的排布安排不够紧密，集成度不高，会造成封装结构乃至整个利用该封装结构的集成电 路体积过大；芯片的散热处理不理想，在长时间工作后无法快速有效散热，会影响芯片工作 的稳定性，减少了芯片的使用寿命。因此，急需一种具有更优异性能的SIP封装结构，对上述 缺陷进行改善，更好地满足市场发展的需求。

发明内容

本发明专利的目的是克服了上述现有技术的缺点，提供了一种能够实现大大提升 集成电路的封装密度、提升封装结构的散热性能、具有更广泛应用范围的高密度SIP封装结 构。

为了实现上述目的，本发明专利的高密度SIP封装结构具有如下构成：

该高密度SIP封装结构，其主要特点是，所述的封装结构包括第一基岛、第二基岛和导 热焊盘，所述的第一基岛和第二基岛相互平行，所述的导热焊盘设置于所述的第一基岛和 第二基岛下方，所述的第一基岛上隔离排布有三颗MOS管和MCU芯片，所述的第二基岛上隔 离排布有三颗MOS管，各个所述的MOS管与封装结构的外接头通过键合丝相连接。

较佳地，所述的封装结构还包括塑封体，所述的第一基岛、第二基岛均设置于所述 的塑封体内。

较佳地，所述的键合丝包括键合丝基体和包裹于所述的键合丝基体外的键合丝镀 层。

更佳地，所述的键合丝基体为铜丝基体，所述的键合丝镀层为金镀层或铂镀层。

较佳地，所述的键合丝为直径28~35μm的键合丝。

较佳地，所述的封装结构还包括两个彼此平行设置的基岛支架，所述的第一基岛 和第二基岛分别通过一基岛支架设置于所述的导热焊盘上。

较佳地，所述的第一基岛、第二基岛均为矩形，所述的导热焊盘为圆形或矩形，所 述的封装结构的外接头排布于所述的导热焊盘四周。

较佳地，所述的MOS管和MCU芯片分别粘结于所述的第一基岛和第二基岛上。

采用了该发明专利中的高密度SIP封装结构，具有如下有益效果：

（1）设计双基岛平行的结构，内置六颗功率MOS管（场效应管）并叠装集成MCU主控芯片 的SIP封装结构，隔离排布多颗功率MOS管和主控芯片，充分利用封装体的纵向空间，实现多 组件的抗电磁干扰集成，大大提升集成电路的封装密度，进一步减小该封装结构应用的设 备的体积；

（2）在基岛下方设置导热焊板，结合双基岛平行的结构，提升封装结构的散热性能，延 长封装结构的使用寿命，保持芯片的稳定性；将导热焊盘设置为圆形可以进一步屏蔽高频 信号，防止干扰信号积存在导热焊盘四角，也可以防止焊接时焊锡膏的外溢，防止锡膏残余 在导热焊盘的四角，从而提高产品的合格率；

（3）该SIP封装结构可以有效应用于各种需要MCU主控芯片封装结构的场景，具有更广 泛的应用范围。

附图说明

图1为本发明专利的高密度SIP封装结构的结构框图。

附图标记：

100第一基岛

101~103第一基岛上的MOS管

104MCU芯片

200第二基岛

201~203第二基岛上的MOS管

具体实施方式

为了能够更清楚地描述本发明专利的技术内容，下面结合具体实施例来进行进一 步的描述。

本发明专利提供了一种新的技术方案，不仅可以解决现有技术中集成密度较低的 技术问题，也可以解决现有技术中散热不足的技术问题，得到一种更优化的封装结构。