[发明专利]半导体结构及其形成方法

权利要求书

1.一种半导体结构的形成方法，其特征在于，包括：

提供晶圆，所述晶圆具有第一待键合面，且所述晶圆内形成有射频器件；

提供载体晶圆，所述载体晶圆具有第二待键合面；

对所述第二待键合面进行表面处理，将部分厚度的载体晶圆转化为阻挡层；

使所述第一待键合面与所述第二待键合面相接触，实现所述晶圆和载体晶圆的键合，所述阻挡层用于抑制键合后所述载体晶圆内的感应电荷发生移动。

2.如权利要求1所述的半导体结构的形成方法，其特征在于，所述载体晶圆的材料为硅、锗、锗化硅、碳化硅、砷化镓或镓化铟。

3.如权利要求1所述的半导体结构的形成方法，其特征在于，所述阻挡层为非晶态材料。

4.如权利要求1所述的半导体结构的形成方法，其特征在于，对所述第二待键合面进行表面处理的步骤包括：对所述第二待键合面进行离子掺杂工艺。

5.如权利要求4所述的半导体结构的形成方法，其特征在于，所述离子掺杂工艺掺杂的离子为重型离子。

6.如权利要求5所述的半导体结构的形成方法，其特征在于，所述离子掺杂工艺掺杂的离子为氩离子、氦离子或氖离子。

7.如权利要求6所述的半导体结构的形成方法，其特征在于，所述离子掺杂工艺掺杂的离子为氩离子，注入的离子能量为30Kev至200Kev，注入的离子剂量为1E15至1E16原子每平方厘米。

8.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：在所述第一待键合面上形成第一键合层；形成所述阻挡层后，在所述第二待键合面上形成第二键合层；

实现所述晶圆和载体晶圆的键合的步骤中，使所述第一键合层与所述第二键合层相接触。

9.如权利要求8所述的半导体结构的形成方法，其特征在于，所述第一键合 层的材料为氧化硅或氮化硅，所述第二键合层的材料为氧化硅或氮化硅。

10.如权利要求1所述的半导体结构的形成方法，其特征在于，提供所述晶圆的步骤包括：形成基底，所述基底包括底层半导体层、位于所述底层半导体层表面的绝缘材料层以及位于绝缘材料层表面的顶层半导体层，所述顶层半导体层包括若干晶体管区域；

在所述晶体管区的顶层半导体层部分表面形成栅极结构；

在所述栅极结构两侧的晶体管区的顶层半导体层内形成掺杂区；

在所述顶层半导体层表面形成第一介质层，所述第一介质层覆盖所述栅极结构和掺杂区，且所述第一介质层顶部高于所述栅极结构顶部；

在所述掺杂区表面形成贯穿所述第一介质层的第零导电插塞；

在所述第一介质层上方形成与第零导电插塞电连接的第零导电层；

在所述第一介质层上方形成覆盖第零导电层的第二介质层，所述第二介质层内形成有与所述第零导电层电连接的互连结构，所述互连结构包括顶部被所述第二介质层暴露出来的顶层导电层，其中，暴露出所述顶层导电层的第二介质层表面为第一待键合面。

11.如权利要求10所述的半导体结构的形成方法，其特征在于，在垂直于所述顶层半导体层表面、且沿所述顶层半导体层指向所述第二介质层的方向上，所述互连结构包括分立的N(N≥2)层导电层，还包括位于第N-1层导电层与第N层导电层之间的第N导电插塞，其中，所述第N导电插塞将第N-1层导电层与第N层导电层电连接；

所述第二介质层包括至少一层子介质层。

12.如权利要求10所述的半导体结构的形成方法，其特征在于，所述第零导电层的材料为铜、铝、钨和钛中的一种或多种，所述互连结构的材料为铜、铝、钨和钛中的一种或多种。

13.如权利要求1所述的半导体结构的形成方法，其特征在于，所述形成方法还包括：实现所述晶圆和载体晶圆的键合后，去除所述底层半导体层；

形成贯穿所述绝缘材料层、顶层半导体层和第一介质层，并与所述第零导电层相接触的导电插塞；

形成覆盖所述导电插塞的连接导电层；

在与所述第一待键合面相对的绝缘材料层表面形成钝化层，所述钝化层暴露出所述连接导电层表面。

14.如权利要求13所述的半导体结构的形成方法，其特征在于，所述导电插塞的材料为铜、铝、钨和钛中的一种或多种。