[发明专利]半导体器件及其形成方法

说明书

一种半导体器件及其形成方法，其中，所述形成方法包括：提供基底，所述基底表面形成有栅极结构、第一介质层以及位于栅极结构两侧的侧墙，所述第一介质层具有与侧墙相邻的侧表面；去除侧墙的一部分，暴露出第一介质层的侧表面的一部分；分别从第一介质层的顶表面、及暴露出的第一介质层的侧表面去除部分第一介质层，去除栅极结构的一部分，在剩余第一介质层内形成第一开口；形成填充满第一开口且与剩余第一介质层的顶表面齐平的覆盖层，所述覆盖层的侧壁具有位于剩余第一介质层上的突出部。本发明实施例的形成方法，所述突出部能够对侧墙起到遮挡与保护作用，减小侧墙被刻蚀的比例，增强接触结构与栅极结构之间的隔离效果，避免短路问题。

技术领域

本发明涉及半导体制造技术领域，尤其涉及一种半导体器件及其形成方法。

背景技术

现有技术的半导体器件的形成方法中，通过接触结构实现硅片上多层电路间的电连接。在形成接触结构时，首先对层间介质层(ILD)进行光刻以形成沟槽或者通孔；然后将导电材料填充在沟槽或者通孔中以形成接触结构。随着超大规模集成电路的飞速发展，元件的特征尺寸不断减小，对光刻工艺提出了更高的要求。

在半导体制造工艺中，通常利用一种自对准接触(Self Alignment Contact,SAC)技术来形成接触(Contact)结构。自对准接触技术因其可以降低对光刻精度的要求，进而减少形成晶体管所需要的面积而受到广泛的关注。

然而利用自对准接触技术形成位于源极或漏极上的接触结构时，接触结构很容易与栅极相接触而发生短路，影响半导体器件的性能。如何避免接触结构与栅极之间发生短路，成为亟需解决的技术问题。

发明内容

本发明解决的技术问题是提供一种半导体器件及其形成方法，以增强接触结构与栅极之间的隔离效果，避免发生短路，提高半导体器件的性能。

为解决上述技术问题，本发明实施例提供一种半导体器件及其形成方法，其中，所述形成方法包括：提供基底，所述基底表面形成有栅极结构、第一介质层以及位于所述栅极结构两侧的侧墙，其中所述栅极结构和侧墙位于所述第一介质层内、且所述栅极结构和侧墙的顶表面与所述第一介质层的顶表面齐平，所述第一介质层具有与所述侧墙相邻的侧表面；去除所述侧墙的一部分，使剩余侧墙的顶表面低于所述第一介质层的顶表面，从而暴露出所述第一介质层的侧表面的一部分；分别从所述第一介质层的顶表面、及暴露出的所述第一介质层的侧表面去除部分所述第一介质层，去除所述栅极结构的一部分，使剩余栅极结构的顶表面和剩余侧墙的顶表面低于剩余第一介质层的顶表面，从而在剩余第一介质层内形成第一开口；形成填充满所述第一开口且与所述剩余第一介质层的顶表面齐平的覆盖层，所述覆盖层覆盖剩余栅极结构以及剩余侧墙的顶表面，且所述覆盖层的侧壁具有位于所述剩余第一介质层上的突出部。

可选地，去除部分所述第一介质层的方法包括采用原子层刻蚀工艺。

可选地，所述原子层刻蚀工艺的刻蚀气体包括C₄F₆或C₄F₈。

可选地，从所述第一介质层的顶表面去除部分所述第一介质层的纵向尺寸范围是10埃至200埃。

可选地，从暴露出的所述第一介质层的侧表面去除部分所述第一介质层的横向尺寸范围是3埃至50埃。

可选地，去除部分所述第一介质层，在去除所述栅极结构的一部分的步骤之前或者之后。

可选地，去除的所述侧墙的一部分的厚度大于去除的所述栅极结构的一部分的厚度。

可选地，去除的所述侧墙的一部分的厚度小于或者等于去除的所述栅极结构的一部分的厚度。

可选地，去除的所述侧墙的一部分的厚度范围为100埃至1000埃。

可选地，去除的所述栅极结构的一部分的厚度范围为100埃至1000埃。