[发明专利]半导体集成电路和电子设备

说明书

分案申请

本申请是申请日为2011年8月26日、发明名称为“半导体集成电路、电子设备、固态摄像装置和摄像装置”的申请号为201110248188.8的专利申请的分案申请。

相关申请的交叉参考

本申请包含与2010年9月3日向日本专利局提交的日本在先专利申请JP 2010-197730的公开内容相关的主题，在这里将该在先申请的全部内容以引用的方式并入本文。

技术领域

本发明涉及共存有模拟和数字电路的半导体集成电路和电子设备。

背景技术

近年来，许多MOS型固态摄像装置具有多个像素电路，上述像素电路具有用于对光进行光电转换的光电二极管及用于将各像素电路输出的像素信号转换和处理成数字值的信号处理电路。

在诸如上述这类固态摄像装置等高功能或高速半导体集成电路中，当在半导体基板中设置像素的光电二极管或模拟电路以及数字电路时，它们所分别使用的元件的处理要求之间存在巨大差异。

因此，在半导体集成电路中，由于处理次数增加的原因，导致了成本增加，以及由于最佳处理中存在差异的原因，导致了传感器特性劣化等等。

在所谓的三维大规模集成电路(Large Scale Integration，LSI)结构(在其结构中，多个芯片彼此重叠)中，能够通过堆叠由不同处理制造的芯片来构造LSI。因此，在三维LSI结构中，能够解决上述问题(参见日本未审查专利申请JP2004-146816，及国际专利申请WO2006/129762)。

然而，在具有多个芯片的半导体集成电路中，在半导体集成电路中实现的多个电路块以被划分到多个芯片中的方式形成，因此，增加了半导体基板的总面积。

例如，在从形成在另一半导体基板上的模拟电路输入有模拟信号的数字电路中，由于数字电路的输入端子通过焊盘等暴露于外部，所以需要增加输入保护电路。

发明内容

在上述共存有模拟和数字电路的半导体集成电路中，当这些电路以被划分到多个半导体基板中的方式形成时，需要防止基板的总面积的增加。

本发明第一实施例的半导体集成电路包括：第一半导体基板和第二半导体基板；模拟电路，其生成模拟信号，其中所述模拟电路的第一部分设置在所述第一半导体基板上，所述第一部分包括传输晶体管、复位晶体管、选择晶体管和放大晶体管，并且其中，所述模拟电路的第二部分设置在所述第二半导体基板上，所述第二部分包括用作电流源的电流源晶体管；数字电路，其在所述第二半导体基板上，其中所述数字电路将所述模拟信号转换成数字信号；在所述第一半导体基板和所述第二半导体基板之间的连接部，其将所述模拟电路的所述第一部分连接到所述模拟电路的所述第二部分；以及遮光金属，其设置在所述电流源晶体管和所述第一半导体基板中的多个像素之间。

本发明第二实施例的电子设备包括：半导体集成电路，其包括：第一半导体基板和第二半导体基板；模拟电路，其生成模拟信号，其中所述模拟电路的第一部分设置在所述第一半导体基板上，所述第一部分包括传输晶体管、复位晶体管、选择晶体管和放大晶体管，并且其中，所述模拟电路的第二部分设置在所述第二半导体基板上，所述第二部分包括用作电流源的电流源晶体管；数字电路，其在所述第二半导体基板上，其中所述数字电路将所述模拟信号转换成数字信号；在所述第一半导体基板和所述第二半导体基板之间的连接部，其将所述模拟电路的所述第一部分连接到所述模拟电路的所述第二部分；以及遮光金属，其设置在所述电流源晶体管和所述第一半导体基板中的多个像素之间。

在本发明中，当共存有模拟和数字电路的半导体集成电路被划分到多个半导体基板中时，能够抑制基板总面积的增加。

附图说明

图1是本发明第一实施例的互补金属氧化物半导体(Complementary Metal Oxide Semiconductor，CMOS)传感器型固态摄像装置的框图。

图2是图1中的一列情况下的像素阵列部和列电路的电路图。

图3A和图3B表示图1中的固态摄像装置的三维结构。

图4表示像素阵列部和列电路在图3A和图3B中的传感器芯片和信号处理芯片中的分布方法。

图5表示一列像素阵列部和列电路在图3A和3B中的传感器芯片和信号处理芯片中的分布方法。

图6A和6B表示像素阵列部中的形成在图3A和3B的信号处理芯片中的电流源。

图7表示比较示例的固态摄像装置中的芯片分布。

图8表示图2中传感器芯片和信号处理芯片的光学结构。