[发明专利]一种集成电路T型孔的干法刻蚀制备方法

说明书

技术领域

本发明涉及半导体制造领域，尤其是指一种集成电路制造中，T型孔的刻蚀制备工艺。

背景技术

在集成电路制造中，随着器件尺寸的降低，后端制程中引线孔尺寸也随之减小，但介质厚度没有变薄，形成高纵深比的引线孔。导致金属在引线孔内难于填充，形成空洞。造成器件可靠性问题。为解决此问题，目前金属互连的接触孔普遍采用“T”型结构。目前制作T型孔的方法有两种，第一种是采用同向同性的刻蚀机台或者腔体进行湿法刻蚀，刻蚀出“碗”状孔；第二次刻蚀采用各向异性的刻蚀机台或者腔体进行刻蚀，刻蚀出直孔。制造过程中，制造设备需要两种类型的刻蚀机台或者腔体。对于半导体制造企业来讲，采购设备或者增加腔体是非常昂贵，增加公司成本。此加工方法一般用于0.6um工艺平台，更细线宽下不适用。

第二种，采用两次光刻，两次刻蚀，形成大孔“套”小孔的孔形貌；第一光刻后，进行刻蚀，刻蚀出小而且深的介质孔。完成介质孔刻蚀后去胶。再进行匀胶，把介质孔内填上感光速度慢的光刻胶，后续进行此光刻胶回刻，在小而且深的介质孔底部形成胶残留，保护底部细孔不被刻蚀。然后进行第二次光刻后，再刻蚀出顶部尺寸大的介质孔，刻蚀过程中在感光速率比较慢的光刻胶位置形成大孔。刻蚀完成再进行去胶工艺，形成“T”形孔，此工艺方法工艺比较复杂，生产成本比较高，但可适用于更细线宽的产品。

发明内容

本发明所要解决的技术问题是提供一种集成电路T型孔刻蚀制备方法，仅需使用一台干法刻蚀设备结合光刻进行T型孔刻蚀制备，节约了设备采购成本，而且，该制备方法比较简单，加工成本较低。

为解决上述技术问题，本发明提供的技术方案是一种集成电路T型孔的干法刻蚀制备方法，步骤如下：1）制作细孔刻蚀窗口，在用于金属互连的隔离介质层上进行一次光刻，制作出细孔刻蚀窗口；2）一次刻蚀，采用各向异性等离子体干法刻蚀工艺进行细孔一次刻蚀，一次刻蚀后的细孔深度小于所述隔离介质层厚度，所述隔离介质层厚度与一次刻蚀后的细孔深度之差等于T型孔大孔的厚度；3）制作大孔刻蚀窗口，采用等离子体干法去胶工艺去除刻蚀出的细孔上方周围的光刻胶，形成大孔刻蚀窗口；4)二次刻蚀，采用与步骤2）相同的刻蚀工艺进行二次刻蚀，二次刻蚀时间比一次刻蚀时间短，刻蚀制作出大孔及最终与大孔相连的细孔，二次刻蚀后的所述细孔深度等于或大于所述隔离介质层厚度；5）去胶，采用等离子体干法去胶工艺去除光刻胶。

所述步骤1）中的隔离介质层厚度为2.3微米。

所述步骤1）中的光刻胶厚度为2.8微米。

所述步骤2）中的一次刻蚀条件为：在刻蚀腔体内，通入C₂F₆气体35SCCM（标准毫升/每分钟）、CHF₃气体30SCCM（标准毫升/每分钟），氦气气体70SCCM（标准毫升/每分钟），压力控制在180mT（毫托），加上430W（瓦）的功率射频进行刻蚀，刻蚀时间为5分钟。通过5分钟的干法刻蚀，形成一次刻蚀细孔。一次刻蚀细孔深度小于隔离介质层厚度。2.3微米隔离介质不完全被干法刻蚀掉，剩余0.4um的隔离介质待二次干法刻蚀进行刻蚀；即一次刻蚀后细孔深度为1.9微米。

步骤3）中的等离子体干法去胶工艺条件为：在腔体内通入氧气气体25SCCM（标准毫升/每分钟），压力控制在1.0T(托)，加上200W的功率射频进行打胶工艺，打胶时间为3分钟。通过打胶步骤在细孔上方周围形成大孔的刻蚀窗口。

步骤4）中二次刻蚀的刻蚀时间为1.5分钟。

步骤5）中去胶工艺条件为：在腔体内通入氧气气体240SCCM，压力控制在1.0托，加上400W的功率射频进行去胶工艺，打胶时间为90分钟。

通过上述步骤的一次光刻和两次刻蚀，刻蚀使用相同的各向异性等离子体干法刻蚀设备进行一次、二次刻蚀，制作得到T型孔。本发明的制作步骤简单，仅需使用一台刻蚀设备即可完成两次刻蚀作业，节约了刻蚀设备的采购，降低了加工制作成本。而且，本发明的制备方法可以制作更细的孔径。

附图说明

图1，在硅衬底上制作用于金属互连的隔离介质层。

图2，一次光刻后细孔刻蚀窗口结构示意图。

图3，一次刻蚀后细孔结构示意图。

图4，打胶后结构示意图。

图5，二次刻蚀后结构示意图。

图6，去胶后得到最终的T型孔结构示意图。

具体实施方式

针对上述技术方案，现举一较佳实施例并结合图示进行具体说明。