[发明专利]IO接收机

说明书

本发明提供一种IO接收机，所述IO接收机包括依次串联连接的第一传输门、第一反相器、第二反相器、第二传输门、第三反相器以及第四反相器，其中，所述第一反相器和所述第二反相器由第一电源供电；所述第三反相器和所述第四反相器由第二电源供电；所述第一传输门的PMOS晶体管的栅极连接到第一信号引脚，所述第一传输门的NMOS晶体管的栅极连接到第二信号引脚，第一信号和第二信号是IO信号，逻辑相反；以及所述第二传输门的PMOS晶体管的栅极连接到第三电源，所述第二传输门的NMOS晶体管的栅极连接到所述第一电源。基于本发明所提供的IO接收机，当在core电源保持打开并且IO接收机被使能时发生IO电源掉电时，可以减少core电源的漏电流，同时保持IO接收机的性能不变。

技术领域

本发明涉及半导体技术领域，具体而言涉及IO接收机。

背景技术

输入输出(IO)接收机是内部芯片和外部芯片之间的接口，主要功能是发射或接收数字/模拟信号。因为IO接收机将IO信号变换为芯片内部(core)信号，所以通常电源的掉电顺序是首先core电源掉电，然后IO电源掉电。然而，在IO电源突然掉电的情况下以及对于具有相反掉电顺序的应用，在core电源保持打开但IO电源掉电期间将存在core电源漏电流。

发明内容

针对现有技术的不足，本发明提供一种IO接收机，所述IO接收机包括依次串联连接的第一传输门、第一反相器、第二反相器、第二传输门、第三反相器以及第四反相器，其中，所述第一反相器和所述第二反相器由第一电源供电；所述第三反相器和所述第四反相器由第二电源供电；所述第一传输门的PMOS晶体管的栅极连接到第一信号引脚，所述第一传输门的NMOS晶体管的栅极连接到第二信号引脚，第一信号和第二信号是IO信号，逻辑互为相反；以及所述第二传输门的PMOS晶体管的栅极连接到第三电源，所述第二传输门的NMOS晶体管的栅极连接到所述第一电源。

在本发明的一个实施例中，所述IO接收机还包括第三晶体管和第四晶体管，所述第三晶体管用于在所述IO接收机禁用时将所述第一传输门的输出下拉到逻辑低，所述第四晶体管用于在所述IO接收机禁用时将所述第二传输门的输出下拉到逻辑低。

在本发明的一个实施例中，所述第三晶体管和所述第四晶体管均为NMOS晶体管。

在本发明的一个实施例中，所述第三晶体管的栅极连接到所述第一信号引脚，所述第三晶体管的漏极连接到所述第一传输门的输出，所述第三晶体管的源极连接到地，所述第四晶体管的漏极连接到所述第二传输门的输出，所述第四晶体管的源极连接到地。

在本发明的一个实施例中，所述第四晶体管的栅极连接到第三信号引脚，所述第三信号引脚与所述第一信号引脚具有相同的逻辑，第三信号是core信号。

在本发明的一个实施例中，所述IO接收机还包括第五反相器，所述第五反相器由所述第二电源供电，所述第五反相器的输入连接到所述第二信号引脚，所述第五反相器的输出连接到所述第四晶体管的栅极。

在本发明的一个实施例中，所述第二传输门的PMOS晶体管的衬底连接到所述第一电源，所述第二传输门的NMOS晶体管的衬底连接到地。

在本发明的一个实施例中，所述第三晶体管的衬底和所述第四晶体管的衬底均连接到地。

在本发明的一个实施例中，所述第一电源为IO电源，所述第二电源为core电源。

基于本发明所提供的IO接收机，当在core电源保持打开并且IO接收机被使能时发生IO电源掉电时，可以减少core电源的漏电流，同时保持IO接收机的性能不变。

附图说明

本发明的下列附图在此作为本发明的一部分用于理解本发明。附图中示出了本发明的实施例及其描述，用来解释本发明的原理。

附图中：