[发明专利]一种分频器及频率合成器

说明书

本发明提供一种分频器及频率合成器，包括：第一触发器、第二触发器和反相器，其中，第一触发器的输出端连接第二触发器的输入端和反相器的输出端，第二触发器的输出端连接反相器的输入端和第一触发器的输入端，反相器的控制端连接控制信号，在第一触发器和电源电压之间设置控制模块，控制模块连接控制信号，控制模块用于控制第一触发器和电源电压之间的连接和断开，控制信号为第一模式信号时，只有第二触发器工作，实现N分频，控制信号为第二模式信号，且第二触发器的输出信号为第二模式信号时，实现N+1分频。本发明的分频器去除了或门结构，通过控制逻辑使输出信号高电平延长一个时钟周期，实现2分频到3分频的转换，降低了分频器的功耗。

技术领域

本发明涉及集成电路技术，具体而言涉及一种分频器及频率合成器。

背景技术

频率合成技术在通信技术迅猛发展的需求之下，不断提高准确度和稳定度，并广泛应用于移动通信、无线局域网、数字电视、卫星定位等各个新兴技术领域。锁相环频率合成器是目前频率合成器的主流，它按照接收与发射系统的要求，通过可编程分频器，实现频率可调的信号输出。

高速双模预分频器是锁相环的一个重要的功能模块，它可以实现用单个分频器实现多个分频比的功能。功耗，速度和可以实现的分频比的个数是预分频器的主要指标。在锁相环中，预分频器的工作速度最快，消耗的能量比其它模块多，因此研究如何减少预分频器设计的复杂度，增加速度，减少功耗具有重要的意义。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供一种分频器，包括：

第一触发器、第二触发器和反相器，

其中，所述第一触发器的输出端连接所述第二触发器的输入端和所述反相器的输出端，所述第二触发器的输出端连接所述反相器的输入端和所述第一触发器的输入端，所述反相器的控制端连接控制信号，

在所述第一触发器和电源电压之间设置有控制模块，所述控制模块连接控制信号，所述控制模块用于控制第一触发器和所述电源电压之间的连接和断开，其中，当所述控制信号为第一模式信号时，所述第一触发器与所述电源电压断开，只有所述第二触发器工作，实现N分频，当所述控制信号为第二模式信号，且所述第二触发器的输出信号为第二模式信号时，实现N+1分频。

进一步，所述第一触发器为D触发器，其中，所述第一触发器的第一阶使用扩展真单相时钟电路来提供电路速度。

进一步，所述第一触发器的第二阶和第三阶使用真单相时钟结构的动态D锁存器。

进一步，所述控制模块包括第一PMOS晶体管，所述第一PMOS晶体管的栅极连接所述控制信号，漏极连接所述第一触发器，源极连接所述电源电压。

进一步，所述反相器包括第一NMOS晶体管、第二NMOS晶体管和第二PMOS晶体管，所述第一NMOS晶体管的源极接地，漏极连接所述第二NMOS晶体管的源极，所述第一NMOS晶体管的栅极连接所述反相器的控制端，所述第二NMOS晶体管的漏极和所述第二PMOS晶体管的漏极连接到所述反相器的输出端，所述第二PMOS晶体管的源极连接电源电压，栅极和所述第二NMOS晶体管的栅极连接到所述反相器的输入端。

进一步，所述第二触发器为D触发器，所述第二触发器使用真单相时钟结构。

进一步，所述第一模式信号为“1”，所述第二模式信号为“0”。

进一步，所述N为2。

进一步，所述第一触发器包括：