[发明专利]高压LDMOS器件及工艺方法

说明书

本发明公开了一种高压LDMOS器件，在P型衬底中具有N型深阱，在剖视角度上，靠近N型深阱两侧内壁处分别具有第一N型区和第二N型区，所述第二N型区为LDMOS器件的漏区；N型深阱中还具有P阱，P阱与第二N型区之间的衬底表面具有场氧，场氧下方具有P型层；所述P阱中包含有第三N型区作为LDMOS器件的源区，以及将P阱引出的第一P型区；所述P型衬底中还具有引出衬底电极的第二P型区；所述第一N型区作为寄生JFET的源区。场氧下的P型层是分为中间隔开的两段。所述的N型深阱的底部具有间隔形成两部分，所述间隔是由两段N型深阱之间存在的高阻区域构成；本器件其寄生JFET的漏电流较小，有更广泛的电压适应范围。本发明还公开了所述高压LDMOS器件的工艺方法。

技术领域

本发明涉及半导体器件，特别是指一种内部存在寄生JFET的高压LDMOS器件。本发明还涉及所述高压LDMOS器件的工艺方法。

背景技术

目前高压BCD工艺中，在开发高压LDMOS的基础上，会在终端结构上产生寄生结构，即产生寄生高压JFET。如图1所示，是一种常规的高压LDMOS器件。图中P型衬底1中包含有N型深阱2，深阱N中包含LDMOS器件的源区，即位于P阱3中的N型区5。11为LDMOS器件的漏区，10为LDMOS器件的栅极。N型区7作为寄生JFET的源区。寄生JFET与高压LDMOS共用相同的漏端及漂移区长度。寄生JFET的栅极由高压LDMOS的源端及衬底端寄生形成,实现JFET寄生夹断功能。这种高压寄生JFET结构，可以实现寄生JFET与高压LDMOS相同的耐压BV。

这种寄生结构的栅极由于由高压LDMOS的P阱3寄生形成，一旦寄生JFET高压导通时，P阱区底部存在大的集中电场，导致空穴流进入P阱，从而形成JFET栅极漏电流。

上述寄生JFET结构，JFET的栅端，随着漏端电压的升高，漏电流急剧变大，最终导致JFET导通烧毁，器件失效。

发明内容

本发明所要解决的技术问题是提供一种高压LDMOS器件，具有较宽泛的电压适应范围。

为解决上述问题，本发明所述的高压LDMOS器件，在P型衬底中具有N型深阱，在剖视角度上，靠近N型深阱两侧内壁处分别具有第一N型区和第二N型区，所述第二N型区为LDMOS器件的漏区；N型深阱中还具有P阱，P阱与第二N型区之间的衬底表面具有场氧，场氧下方具有P型层；所述P阱中包含有第三N型区作为LDMOS器件的源区，以及将P阱引出的第一P型区；所述P型衬底中还具有引出衬底电极的第二P型区；所述第一N型区作为寄生JFET的源区。

场氧下的所述P型层是分为两段，中间间隔开而使两段不连接；N型深阱的底部具有间隔形成两部分，所述间隔是由两段N型深阱之间存在的高阻区域构成，该高阻区域位于两段P型层间隔区的下方，即高阻区域的位置与其上方P型层间隔区位置对应。

进一步地，所述的N型深阱底部的间隔的位置，是在保证降低寄生JFET导通电流密度，同时方便N型深阱高温推进后仍能有效扩散接触的前提下确定；高阻区域的宽度控制在2～12μm。

进一步地，所述的高阻区域的宽度，是根据寄生JFET电流大小具体实验调节；高阻区域的宽度越大，则寄生JFET的漏电流越小；高阻区域的宽度越小，则寄生JFET的导通电流能力越强。

本发明所述的高压LDMOS器件的工艺方法，其N型深阱的分段，是在N型深阱注入时，利用掩膜版N型深阱进行分段注入，然后进行高温热推进之后，两段深阱逐渐融合形成；两段深阱底部之间形成高阻区域，即形成间隔；在P型层注入时，在相应区域也对P型层进行分段注入，形成对应的两段式的P型层。

进一步地，对P型层进行对应的分段处理，是在分段区域实现新的P/N型的配比平衡，最终保证器件整体耐压能力不受影响；两段P型层之间的间距在1～15μm范围内调节。