[发明专利]半导体芯片模块和包括该半导体芯片模块的半导体封装件

权利要求书

1.一种半导体芯片模块，该半导体芯片模块包括：

芯片单元，所述芯片单元包括第一半导体芯片和第二半导体芯片，并且具有第一表面和背离所述第一表面的第二表面，所述第一半导体芯片和所述第二半导体芯片在单一体上被形成为在第一方向上与介于所述第一半导体芯片与所述第二半导体芯片之间的划线区域相邻，所述第一半导体芯片和所述第二半导体芯片的接合焊盘位于所述第一表面上；

多条重分配线，所述多条重分配线被形成在所述第一表面上，具有分别与所述第一半导体芯片和所述第二半导体芯片的所述接合焊盘电联接的一组端部，并且在与所述第一方向倾斜的方向上朝向所述划线区域延伸；以及

多个重分配焊盘，所述多个重分配焊盘被设置在所述第一表面上，并且与所述重分配线的背离所述一组端部的另一组端部电联接，

所述重分配焊盘包括：

一个或更多个共享重分配焊盘，所述一个或更多个共享重分配焊盘共同地与和所述第一半导体芯片的所述接合焊盘电联接的一条或更多条所述重分配线以及和所述第二半导体芯片的所述接合焊盘电联接的一条或更多条所述重分配线电联接；以及

多个单独的重分配焊盘，所述多个单独的重分配焊盘各自与未与所述共享重分配焊盘电联接的所述重分配线电联接，

其中，所述第一半导体芯片和所述第二半导体芯片中的每一个包括在所述第一方向上延伸的多条信号线，

其中，所述信号线中的至少一条与所述重分配线中的至少一条彼此交叉，并且所述信号线与所述重分配线仅在所述信号线与所述重分配线彼此交叉的交叉点处彼此交叠。

2.根据权利要求1所述的半导体芯片模块，其中，所述信号线具有预定宽度和预定间隔，并且被布置在与所述第一方向垂直的第二方向上。

3.根据权利要求1所述的半导体芯片模块，其中，所述交叉点指示所述重分配线与所述多条信号线彼此交叉的地方。

4.根据权利要求1所述的半导体芯片模块，其中，所述芯片单元包括：

基底基板；

集成电路，所述集成电路分别被限定在所述基底基板的所述第一半导体芯片和所述第二半导体芯片中；以及

互连结构，所述互连结构被形成在所述基底基板和所述集成电路上，并且具有包括设置有所述信号线的布线层的一个或更多个布线层。

5.根据权利要求4所述的半导体芯片模块，其中，所述互连结构包括两个或更多个布线层，并且所述信号线被设置在所述两个或更多个布线层的最上布线层中。

6.根据权利要求4所述的半导体芯片模块，其中，所述互连结构包括两个或更多个布线层，并且所述信号线通过被分配在所述两个或更多个布线层中而被设置。

7.根据权利要求4所述的半导体芯片模块，其中，每个所述集成电路包括：

存储单元阵列，所述存储单元阵列包括在所述第一方向上延伸的位线、在与所述第一方向垂直的第二方向上延伸的字线和被设置在所述位线与所述字线的交叉处的多个存储单元；以及

列解码器，所述列解码器被配置为生成用于控制对所述位线的选择的列选择信号。

8.根据权利要求7所述的半导体芯片模块，其中，所述存储单元阵列和所述列解码器被布置在所述第一方向上。

9.根据权利要求7所述的半导体芯片模块，其中，所述存储单元阵列还包括在所述位线与本地输入/输出线之间电联接的列选择晶体管，所述存储单元阵列响应于所述列选择信号来选择所述位线，并且将所选择的位线与所述本地输入/输出线电联接。

10.根据权利要求9所述的半导体芯片模块，其中，所述信号线包括用于将由所述列解码器生成的所述列选择信号传送至所述列选择晶体管的列选择线。

11.根据权利要求9所述的半导体芯片模块，其中，所述信号线包括所述本地输入/输出线。