[发明专利]增强型高电子迁移率晶体管及制备方法、半导体器件

权利要求书

1.一种增强型高电子迁移率晶体管，包括栅极、源极、漏极、p型层、 势垒层和设置在势垒层上的钝化层，其特征在于：

所述钝化层上的部分区域设置有刻蚀至势垒层上表面形成的选区二 次外延图形；

所述势垒层还包括在所述图形的局部区域进一步向势垒层内刻蚀形 成的凹槽；

所述图形以及凹槽内有二次外延生长的p型层，其中，凹槽内的p型 层与位于其上方的栅极金属接触，非凹槽内的p型层与位于其上方的漏极 金属接触且位于栅、漏极之间。

2.根据权利要求1所述的增强型高电子迁移率晶体管，其特征在于， 所述凹槽刻蚀深度为3nm-48nm，且小于势垒层厚度。

3.根据权利要求1所述的增强型高电子迁移率晶体管，其特征在于， 所述势垒层为AlGaN、InAlN、AlN、InN或InGaN，厚度为5nm-50nm。

4.根据权利要求1所述的增强型高电子迁移率晶体管，其特征在于， 所述p型层为p-GaN、p-InGaN、p-AlGaN、组分渐变的p-AlGaN或者组 分渐变的p-InGaN，p型层掺杂浓度为10¹⁶-10²²cm^-3，厚度为2nm-500nm。

5.根据权利要求1所述的增强型高电子迁移率晶体管，其特征在于， 钝化层为Al₂O₃、SiO₂、HfO₂、HfTiO、ZrO₂、SiN_x、SiNO或MgO，厚度 为10nm-1μm。

6.一种增强型高电子迁移率晶体管的制备方法，其特征在于包括以 下步骤：

S1：在衬底上制备外延层，包括制备势垒层；

S2：在所述势垒层上沉积钝化层；

S3：制备选区二次外延图形；

S4：在选区二次外延图形的局部区域，从势垒层上向下刻蚀制备凹槽；

S5：在选区二次外延图形区域和凹槽上生长p型层；

S6：制备源、漏极，其中漏极金属与非凹槽上生长的p型层接触；

S7：在凹槽中生长的p型层表面制备栅电极。

7.根据权利要求6所述的制备方法，其特征在于，所述p型层是通 过选区二次外延生长的方法制备，并且栅极和漏极金属下的p型层为同一 次生长获得。

8.根据权利要求7所述的制备方法，其特征在于，所述p型层掺杂 浓度为1×10¹⁶-1×10²²cm^-3，厚度为2nm-500nm。

9.一种半导体器件，包括权利要求1-5任意一项所述的增强型高电子 迁移率晶体管。