[发明专利]栅极驱动电路、阵列基板、显示面板及其驱动方法

权利要求书

1.一种栅极驱动电路，包括：

顺序布置的n个级，其中n是大于或等于4的整数，

其中，所述n个级被划分为包括所述n个级中的第4k+1个级的第一级组、包括所述n个级中的第4k+2个级的第二级组、包括所述n个级中的第4k+3个级的第三级组和包括所述n个级中的第4（k+1）个级的第四级组，其中k是大于或等于0的整数，

其中，第一级组、第二级组、第三级组和第四级组被配置成接收第一时钟信号、第二时钟信号、第三时钟信号和第四时钟信号的相应不同组合，

其中，第一级组的级与第三级组的级彼此级联，并且第二级组的级与第四级组的级彼此级联，

其中，所述n个级中的最先两个级被配置成接收第一扫描开始信号，并且所述n个级中的最后两个级被配置成接收第二扫描开始信号，

其中，所述n个级中的每个包括第一时钟端子、第二时钟端子、第三时钟端子和第四时钟端子，

其中，所述第一时钟信号用于供应给所述第一级组的每个级的第三时钟端子、所述第二级组的每个级的第二时钟端子、所述第三级组的每个级的第一时钟端子、以及所述第四级组的每个级的第四时钟端子，

其中，所述第二时钟信号用于供应给所述第一级组的每个级的第四时钟端子、所述第二级组的每个级的第三时钟端子、所述第三级组的每个级的第二时钟端子、以及所述第四级组的每个级的第一时钟端子，

其中，所述第三时钟信号用于供应给所述第一级组的每个级的第一时钟端子、所述第二级组的每个级的第四时钟端子、所述第三级组的每个级的第三时钟端子、以及所述第四级组的每个级的第二时钟端子，并且

其中，所述第四时钟信号用于供应给所述第一级组的每个级的第二时钟端子、所述第二级组的每个级的第一时钟端子、所述第三级组的每个级的第四时钟端子、以及所述第四级组的每个级的第三时钟端子。

2.根据权利要求1所述的栅极驱动电路，还包括：

传送所述第一时钟信号的第一时钟线、传送所述第二时钟信号的第二时钟线、传送所述第三时钟信号的第三时钟线、以及传送所述第四时钟信号的第四时钟线，

其中，所述第一时钟线连接到所述第一级组的每个级的第三时钟端子、所述第二级组的每个级的第二时钟端子、所述第三级组的每个级的第一时钟端子、以及所述第四级组的每个级的第四时钟端子；

其中，所述第二时钟线连接到所述第一级组的每个级的第四时钟端子、所述第二级组的每个级的第三时钟端子、所述第三级组的每个级的第二时钟端子、以及所述第四级组的每个级的第一时钟端子；

其中，所述第三时钟线连接到所述第一级组的每个级的第一时钟端子、所述第二级组的每个级的第四时钟端子、所述第三级组的每个级的第三时钟端子、以及所述第四级组的每个级的第二时钟端子；并且

其中，所述第四时钟线连接到所述第一级组的每个级的第二时钟端子、所述第二级组的每个级的第一时钟端子、所述第三级组的每个级的第四时钟端子、以及所述第四级组的每个级的第三时钟端子。

3.根据权利要求2所述的栅极驱动电路，还包括：

传送所述第一扫描开始信号的第一扫描开始信号线和传送所述第二扫描开始信号的第二扫描开始信号线，

其中，所述n个级中的每个还包括输入端子、输出端子、复位端子、以及被配置成接收栅极截止电压的栅极截止电压端子，

其中，第一级组的每个级的输出端子连接到第三级组的相应下一个级的输入端子，并且第三级组的每个级的输出端子连接到第一级组的相应前一个级的复位端子和第一级组的相应下一个级的输入端子，

其中，第二级组的每个级的输出端子连接到第四级组的相应下一个级的输入端子，并且第四级组的每个级的输出端子连接到第二级组的相应前一个级的复位端子和第二级组的相应下一个级的输入端子，并且

其中，所述n个级中的最先两个级的输入端子连接到所述第一扫描开始信号线，并且所述n个级中的最后两个级的复位端子连接到所述第二扫描开始信号线。