[发明专利]测试壳设计方法及装置

说明书

本发明的目的是提供测试壳设计方法及装置。该方法包括：获取设计参数,根据所述设计参数确定所述测试壳的输入输出端口信息以及连接方式,使用相应的连接方式完成每一WBR Cell的连接；将所有WBR Cell的移位路径首尾相连，组成测试壳扫描链；当选通器的数目不为0时，使用相应的连接方式插入每一选通器。在本发明中，可根据设计参数(IP核功能端口信息、IP核内部扫描测试信息、WBR Cell结构、测试壳并行访问宽度和并行外部测试时测试壳并行扫描链长度等)自动进行WBR设计，进而完成测试壳的设计。

技术领域

本发明涉及IP核自动测试集成领域，特别是涉及测试壳设计方法及装置。

背景技术

随着集成电路工艺的进步和人们对集成电路性能以及上市时间要求的不断提高，片上系统(SOC)技术已经成为当今集成电路的发展趋势和技术主流。IP核(CPU、DSP、MEM等都是IP核)作为一个子模块，嵌入到SOC内部，其输入输出端口并不能在SoC顶层访问，其输入输出端口不能在SOC顶层访问。

IEEE STD 1500标准是专为解决SOC中嵌入式IP核的测试访问、隔离、控制等测试问题而开发的一个测试标准。IEEE STD 1500标准规定IP核测试壳结构由测试壳边界寄存器(Wrapper Boundary Register，WBR)、测试壳旁路寄存器(Wrapper Bypass Register，WBY)、测试壳指令寄存器(Wrapper Instruction Register，WIR)、测试壳串行端口(Wrapper Serial Port，WSP)和可选的测试壳并行端口(Wrapper Parallel Port，WPP)组成。

WBR由串行连接的测试壳边界寄存器单元(WBR Cell)组成，WBR Cell能实现测试激励的施加和测试响应的捕获，从而实现对IP核的控制和观察。IP核的每一个输入/输出端口都有一个WBR Cell，但TAM(Test Access Mechanism，测试访问机制)端口和模拟端口可以不设置WBR Cell。

WBR Cell只要达到IEEE STD 1500规定的模式及行为即可，因而没有固定的结构。图1示出了一种最简单的WBR Cell结构，包括1个存储单元和2个选通器单元，图1所示的扫描使能信号用来使能移位路径，保持使能信号用来使能存储单元的保持功能。WBR Cell提供4个输入输出端口：CTI(Cell Test Input，单元测试输入)端口、CTO(Cell Test Output单元测试输出)端口、CFI(Cell Functional Input单元功能输入)端口、CFO(CellFunctional Output单元测试输出)端口。CTI→CTO组成移位路径，CFI→CFO组成功能路径。

如何设计测试壳特别是WBR是目前研究的热门。

发明内容

本发明的目的是提供测试壳设计方法及装置。

为实现上述目的，本发明提供了如下方案：

一种测试壳设计方法，包括：

获取设计参数，所述设计参数包括IP核功能端口信息、IP核内部扫描测试信息、WBR Cell结构、测试壳并行访问宽度W_wpp和并行外部测试时测试壳并行扫描链长度其中，所述IP核内部扫描测试信息至少包括扫描链数目N_scan；

根据所述设计参数确定所述测试壳的输入输出端口信息以及连接方式；所述输入输出端口信息至少包括WBR端口信息；所述WBR端口信息包括WBR Cell的数目、排序、类型，WBR中针对WBR Cell的控制信号端数目、WBR中使用的选通器的数目；所述连接方式至少包括每一WBR Cell的连接方式；当选通器的数目不为0时，所述连接方式还包括每一选通器的插入位置和连接方式；

使用相应的连接方式完成每一WBR Cell的连接；