[发明专利]高压ESD保护器件、电路及装置

权利要求书

1.一种高压ESD保护器件，包括沿横向设置有高压N阱的P型衬底，其特征在于，在所述高压N阱中沿横向依次设有第一P+注入区、第二P+注入区、第二N+注入区、第一N+注入区、第三P+注入区，所述第一P+注入区和第二P+注入区之间的高压N阱上方覆盖有多晶硅栅极，在所述P型衬底上未设所述高压N阱的区域中沿横向依次设有第三N+注入区和第四P+注入区；其中，所述多晶硅栅极、第二N+注入区和第三P+注入区均接入第一接口端，所述第一P+注入区、第三N+注入区和第四P+注入区均接入第二接口端，所述第二P+注入区和第一N+注入区短接；所述高压N阱中沿横向依次形成有P+扩散区和N阱，所述P+扩散区中沿横向设有所述第一P+注入区和一隔离区，所述N阱中沿横向设有所述第二P+注入区、另一隔离区和所述第二N+注入区；所述第三P+注入区、所述高压N阱、所述P型衬底、所述第三N+注入区构成可控硅；所述多晶硅栅极、所述第一P+注入区、所述第二P+注入区在所述高压N阱上构成PMOS晶体管，所述第一P+注入区为所述PMOS晶体管的漏区，所述第二P+注入区为所述PMOS晶体管的源区，所述多晶硅栅极为所述PMOS晶体管的栅极，所述一隔离区和所述第二P+注入区之间的所述P+扩散区、高压N阱以及N阱形成所述PMOS晶体管的沟道区。

2.如权利要求1所述的高压ESD保护器件，其特征在于，所述多晶硅栅极通过一RC触发电路连接至所述第一接口端，所述RC触发电路由电阻和电容串联而成。

3.如权利要求1所述的高压ESD保护器件，其特征在于，所述第二N+注入区、第一N+注入区和第三P+注入区之间以及所述第三N+注入区和第四P+注入区之间均设有隔离区。

4.如权利要求1或3所述的高压ESD保护器件，其特征在于，所述隔离区为浅沟槽隔离结构。

5.如权利要求1所述的高压ESD保护器件，其特征在于，所述第一接口端为静电输入端，所述第二接口端为接地端。

6.一种高压ESD保护电路，其特征在于，所述高压ESD保护电路为权利要求1-5中任一项所述的高压ESD保护器件的等效电路，所述高压ESD保护电路包括PMOS晶体管、可控硅和触发电路，所述PMOS晶体管的源极连接所述可控硅的控制端，所述PMOS晶体管的栅极通过所述触发电路连接所述可控硅的第一输入端，所述PMOS晶体管的漏极连接所述可控硅的第二输入端。

7.如权利要求6所述的高压ESD保护电路，其特征在于，所述触发电路由触发电阻和触发电容串联而成。

8.如权利要求6所述的高压ESD保护电路，其特征在于，所述可控硅由第一双极型晶体管和第二双极型晶体管连接而成，其中，所述第二双极型晶体管的发射极引出所述可控硅的第一输入端，所述第一双极型晶体管的发射极引出所述可控硅的第二输出端，所述第二双极型晶体管的集电极连接所述第一双极型晶体管的基极并通过第一电阻连接至所述第二输入端，所述第一双极型晶体管的基极连接所述第二双极型晶体管的集电极，所述第一双极型晶体管的集电极通过串联第二电阻和第三电阻连接至所述第一输入端，第二电阻和第三电阻的串联节点引出所述可控硅的控制端。

9.如权利要求8所述的高压ESD保护电路，其特征在于，所述高压ESD保护电路还包括第三双极型晶体管，且所述第三双极型晶体管的发射极连接所述PMOS晶体管的源极以及所述可控硅的控制端，所述第三双极型晶体管的发射极连接至所述可控硅的第一输入端，所述第三双极型晶体管的集电极连接至所述可控硅的第二输入端。

10.如权利要求9所述的高压ESD保护电路，其特征在于，所述第一双极型晶体管为NPN型，所述第二双极型晶体管和所述第三双极型晶体管均为PNP型。

11.如权利要求6至10中任一项所述的高压ESD保护电路，其特征在于，所述可控硅的第一输入端为静电输入端，所述可控硅的第二输入端为接地端。

12.一种高压ESD保护装置，其特征在于，包括至少一个权利要求1至5中任一项所述的高压ESD保护器件，或者包括权利要求6至11中任一项所述的高压ESD保护电路。