[发明专利]高压ESD保护器件、电路及装置

说明书

本发明提供一种高压ESD保护器件、电路及装置，所述高压ESD保护器件，包括沿横向设置有高压N阱的P型衬底，在所述高压N阱中沿横向依次设有第一P+注入区、第二P+注入区、第二N+注入区、第一N+注入区、第三P+注入区，所述第一P+注入区和第二P+注入区之间的高压N阱上方覆盖有多晶硅栅极，在所述P型衬底上未设所述高压N阱的区域中沿横向依次设有第三N+注入区和第四P+注入区；其中，所述多晶硅栅极、第二N+注入区和第三P+注入区均接入第一接口端，所述第一P+注入区、第三N+注入区和第四P+注入区均接入第二接口端，所述第二P+注入区和第一N+注入区短接。即本发明的技术方案在常规可控硅结构中嵌入PMOS晶体管，通过PMOS晶体管来触发可控硅结构。

技术领域

本发明涉及集成电路的静电放电保护设计技术领域，尤其涉及一种高压ESD保护器件、电路及装置。

背景技术

静电放电(Electrostatic Discharge，ESD)现象广泛存在于自然界中，是引起集成电路产品失效的重要原因之一。随着半导体技术的发展，功率集成电路工艺整合技术(BipolarCMOSDMOS，BCD)已广泛地应用于高压半导体元件的制造。由于BCD工艺技术制作的高压(High-voltage，HV)半导体元件常常工作在恶劣环境中，且其操作电压越来越高，对ESD保护结构的工艺设计窗口及其ESD保护性能提出了更高的要求，所以高压芯片上的静电防护(protection)也因此变成一项相当重要的任务项目。

通常，芯片上的ESD保护器件的设计需要考虑两个方面的问题：一是ESD保护器件要能够泄放大电流；二是ESD保护器件要能在芯片受到ESD冲击时将芯片引脚端电压箝制在安全的低电压水平。通常用作ESD保护的器件主要有二极管、GGNMOS(栅接地的NMOS)、可控硅(Silicon Controlled Rectifier，SCR)等。可控硅结构由于其面积小，电流泄放能力强，得到了广泛的应用。常规的高压SCR器件结构如图1所示，在P型衬底1中形成有高压N阱2，在高压N阱2中形成接PAD1(即静电端)的N⁺扩散区3和P⁺扩散区4，在P型衬底上未设N阱的区域中形成接PAD2(即接地端)的N⁺扩散区5和P⁺扩散区6，由此分别形成两个三极管Q1和Q2。当ESD触发时，这种SCR结构需要击穿高压N阱2和P型衬底1上未设N阱2的区域之间形成的PN结之后才能够进行静电释放，即该SCR结构的触发电压较高，造成ESD触发效率低，并不敏感，难以对足0.18μm以下的BCD工艺高压集成芯片进行ESD保护。