[发明专利]集成电路的基准电压修调电路及系统

权利要求书

1.一种集成电路的基准电压修调电路，其特征在于，包括LDO模块、修调模块和修调控制模块；所述修调模块包括一级校准修调模块和二级校准修调模块；

所述LDO模块的正相输入端接入外部的带隙基准电压，所述带隙基准电压通过所述修调模块后反馈至所述LDO模块的反相输入端，所述LDO模块的输出端输出基准电压；

所述修调控制模块用于连接片外的程序控制模块，所述修调控制模块根据程序控制模块提供的校准信号生成n位修调控制信号，其中n≥1，n位修调控制信号组合构成2ⁿ组修调控制信号，并将所述修调控制信号输出至所述修调模块；所述修调模块中，所述一级校准修调模块根据所述修调控制信号进行一级校准，所述二级校准修调模块根据所述修调控制信号基于所述一级校准进行二级校准，将所述基准电压修调至预设的基准参考电压。

2.如权利要求1所述的集成电路的基准电压修调电路，其特征在于，所述LDO模块包括运算放大器和第一稳压电阻和第二稳压电阻；所述运算放大器的正相输入端接入外部的带隙基准电压，所述运算放大器的输出端依次经由所述第一稳压电阻、修调模块、第二稳压电阻接地，所述第二稳压电阻与所述修调模块的公共节点连接至所述运算放大器的反相输入端。

3.如权利要求1或2所述的集成电路的基准电压修调电路，其特征在于，所述一级校准修调模块包括m个一级校准电阻和(m+1)行n列的一级校准开关管阵列，其中m≥1；

m个所述一级校准电阻串联成一串联电阻串，所述串联电阻串的一端连接所述LDO模块的输出端，所述串联电阻串的另一端连接所述LDO模块的反相输入端；每一行一级校准开关管串联成一组串联开关，每一所述一级校准电阻的两端分别与一组串联开关连接，一级校准开关管阵列的控制端接入所述修调控制模块输出的修调控制信号，每组修调控制信号对应控制一组串联开关短路。

4.如权利要求3所述的集成电路的基准电压修调电路，其特征在于，所述一级校准开关管为一级校准NMOS管；第一列一级校准NMOS管中，第m行一级校准NMOS管的源极和第(m+1)行一级校准NMOS管的源极分别连接第m个一级校准电阻的两端；每一行一级校准NMOS管中，第n列一级校准NMOS管的漏极与第(n+1)列一级校准NMOS管的源极连接；最后一列一级校准NMOS管中，各行一级校准NMOS管的漏极相互连接；所述一级校准NMOS管的栅极与所述修调控制模块连接，每一列所述一级校准NMOS管的栅极对应接入所述修调控制模块输出的一位修调控制信号，以控制所述一级校准NMOS管的通断，且各一级校准NMOS管在其栅极接入的修调控制信号为低电平信号时短路。

5.如权利要求3所述的集成电路的基准电压修调电路，其特征在于，所述二级校准修调模块作为所述一级校准修调模块中与所述LDO模块的反相输入端连接的一级校准电阻；

所述二级校准修调模块包括n个二级校准开关管和n组并联电阻串，其中，n个二级校准开关管串联连接，第n组所述并联电阻串由2^n-1个二级校准电阻并联构成；

第n个所述二级校准开关管与第n组所述并联电阻串并联连接，且各并联支路串联连接，各并联支路串联后的一端连接至所述LDO模块的反相输入端，另一端连接至相邻的一级校准电阻；所述二级校准开关管的控制端接入所述修调控制模块输出的修调控制信号，以控制所述二级校准开关管的通断。

6.如权利要求5所述的集成电路的基准电压修调电路，其特征在于，所述二级校准开关管为二级校准NMOS管，前一个二级校准NMOS管的源极与后一个二级校准NMOS管的漏极连接，且第一个所述二级校准NMOS管的漏极与相邻的一级校准电阻连接，最后一个所述二级校准NMOS管的源极与所述LDO模块的反相输入端连接，所述二级校准NMOS管的栅极与所述修调控制模块连接，每个二级校准NMOS管的栅极对应接入所述修调控制模块输出的一位修调控制信号，以控制所述二级校准NMOS管的通断。