[发明专利]并串转换电路

权利要求书

1.一种并串转换电路，其特征在于，包括：反相器和N个动态触发器；所述N与接收到的并行数据的位数相同；

所述N个动态触发器的输出端均与所述反相器的输入端连接；

第n个所述动态触发器的数据接收端接收N位并行数据中的第n位数据，第n个动态触发器的时钟信号接收端接收第n个时钟信号；

其中，各所述时钟信号的时钟周期均与所述N位并行数据的更新周期相同，且各所述时钟信号的高电平不交叠，各所述动态触发器的电路结构中不包括反相器，n的取值为从1至N的正整数；

各所述时钟信号的高电平时长均占所述N位并行数据的更新周期的N分之1；

所述N个动态触发器各自对应的时钟信号依次处于高电平；

其中，当N等于2时，第一动态触发器的数据接收端接收两位并行数据中的数据1，时钟信号接收端接收时钟+，第二动态触发器的数据接收端接收两位并行数据中的数据2，时钟信号接收端接收时钟-，时钟+和时钟-互为差分信号，当时钟+处于高电平时，第一动态触发器将数据1输出，此时时钟-处于低电平，第二动态触发器无法提供驱动，不能输出数据2，当时钟+处于低电平时，时钟-处于高电平，此时第二动态触发器将数据2输出至反相器，而第一动态触发器没有驱动，不能输出数据1。

2.一种并串转换电路，其特征在于，包括：两个M转一并串转换电路，以及一个二转一并串转换电路，所述M为大于等于2的整数，所述M转一并串转换电路为如权利要求1所述的并串转换电路，其中N＝M，所述二转一并串转换电路为如权利要求1所述的并串转换电路，其中N＝2；

所述两个M转一并串转换电路的2M个数据接收端分别接收2M位并行数据中的一位数据，两个所述M转一并串转换电路的两个数据输出端分别与所述二转一并串转换电路的两个数据接收端中的一个数据接收端连接；

所述两个M转一并串转换电路的2M个时钟信号接收端分别接收2M个第一时钟信号中的一个时钟信号，所述二转一并串转换电路的两个时钟信号接收端分别接收两个第二时钟信号中的一个时钟信号；

所述2M个第一时钟信号的时钟周期均与所述2M位并行数据的更新周期相同，且所述2M个第一时钟信号中的各时钟信号的高电平不交叠，所述两个第二时钟信号的时钟周期均为所述2M位并行数据的更新周期的M分之一，且所述两个第二时钟信号中的各时钟信号的高电平不交叠；

所述2M个第一时钟信号的高电平时长均占所述2M位并行数据的更新周期的2M分之1；

所述两个第二时钟信号互为差分时钟信号；

其中，当2M等于2时，第一动态触发器的数据接收端接收两位并行数据中的数据1，时钟信号接收端接收时钟+，第二动态触发器的数据接收端接收两位并行数据中的数据2，时钟信号接收端接收时钟-，时钟+和时钟-互为差分信号，当时钟+处于高电平时，第一动态触发器将数据1输出，此时时钟-处于低电平，第二动态触发器无法提供驱动，不能输出数据2，当时钟+处于低电平时，时钟-处于高电平，此时第二动态触发器将数据2输出至反相器，而第一动态触发器没有驱动，不能输出数据1。

3.根据权利要求2所述的电路，其特征在于，所述两个M转一并串转换电路中的第一M转一并串转换电路中包括的M个动态触发器分别记为第2i-1个动态触发器，第二M转一并串转换电路中包括的M个动态触发器分别记为第2i个动态触发器，其中i的取值为从1至M的所有正整数；

第j个动态触发器的数据接收端用于接收所述2M位并行数据中的预设第j个输出的数据，所述第j个动态触发器的时钟信号接收端用于接收所述2M个第一时钟信号中的第j个处于高电平的第一时钟信号，以使所述两个M转一并串转换电路将所述2M位并行数据按照预设输出顺序依次发送到所述二转一并串转换电路；其中，j的取值为从1至2M的所有正整数；

所述二转一并串转换电路的两个动态触发器中的第一输出动态触发器的数据接收端，用于接收所述第一M转一并串转换电路的反相器输出的数据，第二输出动态触发器的数据接收端，用于接收所述第二M转一并串转换电路的反相器输出的数据，以使所述二转一并串转换电路将所述2M位并行数据按照预设输出顺序依次输出；其中，所述第一输出动态触发器的时钟信号接收端接收所述两个第二时钟信号中的先处于高电平的第二时钟信号。