[发明专利]静电放电ESD保护器件和半导体装置

说明书

本发明公开了一种ESD保护器件和半导体装置，涉及半导体技术领域。ESD保护器件包括：衬底结构，包括衬底和在衬底上的第一和第二鳍片，衬底结构包括横向相邻并具有不同导电类型的第一和第二掺杂区，第一掺杂区包括衬底的第一部分和其上的第一鳍片的第一区域，第二掺杂区包括衬底的第二部分及其上的第一鳍片的第二区域和其上的第二鳍片；第一栅极结构，包括：在第一区域的表面的一部分和第二区域的表面的至少一部分上的界面层，用于栅极的间隔物，在界面层和间隔物的内侧壁上的高K电介质层，在第一区域上的高K电介质层上的第一功函数调节层，在第一功函数调节层和第二区域上的高K电介质层上的第二功函数调节层及其上的栅极；第一和第二高掺杂区。

技术领域

本发明涉及半导体技术领域，尤其涉及一种静电放电(Electro-Staticdischarge，ESD)保护器件和半导体装置。

背景技术

静电放电现象对半导体器件来说是一个严重的问题。随着器件特征尺寸的不断降低，电源电压也不断降低。在电源电压较低(例如小于6V)时，可以采用浅沟槽隔离(ShallowTrench Isolation，STI)二极管和栅控二极管作为ESD保护器件；在电源电压较高(例如大于6V)时，可以采用栅极接地N型金属氧化物半导体(GGNMOS)晶体管作为ESD保护器件。

但是对于FinFET器件来说，由于鳍片的尺寸更小，单位面积产生的载流子更少，GGNMOS晶体管不容易被触发工作。

因此，有必要提出一种新的ESD保护器件，能够适于FinFET器件的制造工艺。

发明内容

本公开的一个实施例的目的在于提出一种新颖的ESD保护器件。

根据本公开的一个实施例，提供了一种静电放电ESD保护器件，包括：衬底结构，所述衬底结构包括半导体衬底以及在所述半导体衬底上且与衬底邻接的至少两个半导体鳍片，所述至少两个半导体鳍片包括分离的第一鳍片和第二鳍片，其中所述衬底结构包括横向相邻的第一掺杂区和第二掺杂区，所述第一掺杂区和所述第二掺杂区具有不同的导电类型，所述第一掺杂区包括衬底的第一部分以及其上的第一鳍片的第一区域，所述第二掺杂区包括衬底的第二部分以及其上的第一鳍片的第二区域和其上的第二鳍片，所述第二区域和所述第一区域邻接；第一栅极结构，在所述第一鳍片的第一区域的表面的一部分和所述第一鳍片的第二区域的表面的至少一部分上，包括：在所述第一鳍片的第一区域的表面的一部分和所述第一鳍片的第二区域的表面的至少一部分上的界面层，在所述第一鳍片上与所述界面层邻接的用于栅极的间隔物，在所述界面层和间隔物的内侧壁上的高K电介质层，在所述第一鳍片的第一区域的表面的一部分上的高K电介质层上的第一功函数调节层，在所述第一功函数调节层和所述第一鳍片的第二区域的表面的至少一部分上的高K电介质层上的第二功函数调节层，以及在所述第二功函数调节层上的栅极；第一高掺杂区，位于所述第一区域中，其导电类型与所述第一掺杂区的相同，掺杂浓度高于所述第一掺杂区；以及第二高掺杂区，位于所述第二鳍片中，其导电类型与所述第二掺杂区的相同，掺杂浓度高于所述第二掺杂区。

在一个实施方式中，所述第一功函数调节层至少包括下列之一：Ti_xN_y、TaN、TaC；所述第二功函数调节层至少包括下列之一：TiAl、TiCAl、TiNAl、TiSiAl。

在一个实施方式中，所述第一高掺杂区电连接至所述第一栅极结构中的栅极，所述第二高掺杂区电连接至接收外部信号的信号输入端。

在一个实施方式中，所述第一掺杂区为P型，所述第二掺杂区为N型；所述第一高掺杂区和所述第一栅极结构中的栅极接地。

在一个实施方式中，所述第一栅极结构在所述第一鳍片的第一区域的表面的一部分和所述第一鳍片的第二区域的表面的一部分上。

在一个实施方式中，所述第一栅极结构在所述第一鳍片的第一区域的表面的一部分和所述第一鳍片的第二区域的表面上。