[发明专利]电子封装件及其制法

说明书

一种电子封装件及其制法，包括：具有相对的第一表面及第二表面的线路结构、设于该第一表面上的金属层、设于该金属层上的电子元件、包覆该电子元件的封装层、设于该第二表面上的多个导电柱、以及包覆该些导电柱的绝缘层。藉由于该线路结构的表面上形成导电柱，并以绝缘层包覆该导电柱，故能依深宽比需求制作各种尺寸的导电柱，使终端产品达到轻、薄、短、小的需求。

技术领域

本发明有关一种电子封装件，尤指一种具轻薄短小化的电子封装件及其制法。

背景技术

随着电子产业的蓬勃发展，电子产品也逐渐迈向多功能、高性能的趋势，其中应用于芯片封装领域的技术包含有：芯片尺寸构装(Chip Scale Package，简称CSP)、芯片直接贴附封装(Direct Chip Attached，简称DCA)或多芯片模组封装(Multi－Chip Module，简称MCM)等覆晶型态的封装模组，或将芯片立体堆迭化整合为三维集成电路(3D IC)芯片堆迭技术等。

图1为悉知3D IC)芯片堆迭的半导体封装件1的剖面示意图，其包含有一硅中介板(Through Silicon interposer，简称TSI)10，该硅中介板10具有相对的置晶侧10a与转接侧10b、及连通该置晶侧10a与转接侧10b的多个导电硅穿孔(Through-silicon via，简称TSV)100，且该转接侧10b上具有多个线路重布层(Redistribution layer，简称RDL)101，以将间距较小的半导体芯片19的电极垫190藉由多个焊锡凸块102电性结合至该置晶侧10a上，再以底胶192包覆该些焊锡凸块102，且形成封装胶体18于该硅中介板10上，以覆盖该半导体芯片19，另于该线路重布层101上藉由多个如凸块的导电元件103电性结合间距较大的封装基板17的焊垫170，并以底胶172包覆该些导电元件103。

此外，制作该半导体封装件1时，先将该半导体芯片19置放于该硅中介板10上，再将该硅中介板10以该些导电元件103接置于该封装基板17上，之后形成该封装胶体18。

此外，于后续应用该半导体封装件1的组装制程时，该半导体封装件1藉由该封装基板17下侧结合至一电路板(图略)上，以利用该些 导电硅穿孔100作为该半导体芯片19与该电路板之间讯号传递的介质。

然而，悉知半导体封装件1的制法中，使用该硅中介板10作为该半导体芯片19与该封装基板17之间讯号传递的介质，因需具备一定深宽比的控制(即该导电硅穿孔100的深宽比为100um/10um)，才能制作出适用的硅中介板10，因而往往需耗费大量制程时间及化学药剂的成本，进而提高制程难度及制作成本。

此外，该封装基板17具有含玻纤材料的核心层，致使该封装基板17厚度相当厚，因而不利于产品的轻薄短小化。

又，该些焊锡凸块102与导电元件103接置该硅中介板10时已进行回焊(reflow)，故当形成该封装胶体18时，该硅中介板10容易因多次加热制程而造成其温度变化过大，致使该硅中介板10发生翘曲现象。

因此，如何克服上述悉知技术的种种问题，实已成目前亟欲解决的课题。

发明内容

鉴于上述悉知技术的种种缺失，本发明提供一种电子封装件及其制法，能依深宽比需求制作各种尺寸的导电柱，使终端产品达到轻、薄、短、小的需求。

本发明的电子封装件，包括：线路结构，其具有相对的第一表面及第二表面，且该第一表面结合有第一线路层，该第二表面结合有第二线路层；金属层，其形成于该线路结构的第一表面上且电性连接该第一线路层；电子元件，其设于该线路结构的第一表面上且电性连接该金属层；封装层，其形成于该线路结构的第一表面上，以包覆该电子元件；多个导电柱，其设于该线路结构的第二表面上且电性连接该第二线路层；以及绝缘层，其形成于该线路结构的第二表面上，以包覆该些导电柱，且令该些导电柱的部分表面外露于该绝缘层。