[发明专利]一种负升压电路、半导体器件及电子装置

说明书

本发明提供一种负升压电路、半导体器件及电子装置。该负升压电路包括第一传输电路，所述第一传输电路配置为将基准信号传输至第一升压节点；第一延时电路，所述第一延时电路配置为基于所述第一传输电路的反馈信号和第一抬升使能信号生成第一电压抬升信号；第一电压抬升电路，所述第一电压抬升电路配置为基于所述第一电压抬升信号将所述第一升压节点的电压转变为第一阶负偏压，其中所述第一延时电路配置为使所述第一传输电路的反馈信号和所述第一电压抬升信号之间具有第一预定延时。本发明的负升压电路就有更高效的负升压电路，本发明的半导体器件和电子装置具有更好的读操作性能。

技术领域

本发明涉及半导体技术领域，具体而言涉及一种负升压电路、半导体器件及电子装置。

背景技术

随着半导体制程技术的发展，在存储装置方面已开发出存取速度较快的快闪存储器(flash memory)。快闪存储器具有可多次进行信息的存入、读取和擦除等动作，且存入的信息在断电后也不会消失的特性，因此，快闪存储器已成为个人电脑和电子设备所广泛采用的一种非易失性存储器。

PMOS类型的快速存储器需要负的升压电路(negative boost circuit)，用于利用0V或VDD(工作电压，例如为1.2V)偏压生成负偏压(例如为-1.2V)，以用于进行读操作。在低电源应用中，常用的是两阶负升压电路(dual stage negative boost circuit)，其基本原理是：当施加使能信号后，首先在第一偏压信号作用下，进行第一阶段的升压生成第一负偏压，当完成第一阶段的升压之后，进行第二阶段的升压，将第一负偏压升压为目标负偏压。然而，目前的两阶负升压电路，在第一阶段和第二阶段的升压中存在传输晶体管使能和偏压施加动作重叠的问题，即传输晶体管关闭之前偏压已经施加的问题，这使得最终的负偏压(或boost效果)不够理想。

因此，有必要提出一种的新的负升压电路，以解决上述问题。

发明内容

在发明内容部分中引入了一系列简化形式的概念，这将在具体实施方式部分中进一步详细说明。本发明的发明内容部分并不意味着要试图限定出所要求保护的技术方案的关键特征和必要技术特征，更不意味着试图确定所要求保护的技术方案的保护范围。

为了克服目前存在的问题，本发明一方面提供一种负升压电路，用于生成负偏压，该负升压电路包括：第一传输电路，所述第一传输电路配置为将基准信号传输至第一升压节点；第一延时电路，所述第一延时电路配置为基于所述第一传输电路的反馈信号和第一抬升使能信号生成第一电压抬升信号；第一电压抬升电路，所述第一电压抬升电路配置为基于所述第一电压抬升信号将所述第一升压节点的电压转变为第一阶负偏压，其中所述第一延时电路配置为使所述第一传输电路的反馈信号和所述第一电压抬升信号之间具有第一预定延时。

进一步地，所述第一传输电路包括第一传输晶体管和第一电压反馈节点，所述第一传输晶体管的源端与所述基准信号连接，所述第一传输晶体管的漏端与所述第一升压节点连接，所述第一传输晶体管的栅端与所述第一电压反馈节点连接。

进一步地，所述第一传输电路还包括第一开关晶体管和第二开关晶体管，所述第一开关晶体管的源端与工作电源连接，所述第一开关晶体管的漏端与所述第一电压反馈节点连接，所述第一开关晶体管的栅端与第一传输使能信号连接，所述第二开关晶体管的源端与所述第一电压反馈节点连接，所述第二开关晶体管的漏端与所述第一升压节点连接，所述第二开关晶体管的栅端与所述第一传输使能信号连接，所述第一传输使能信号配置为使所述第一开关晶体管关断，第二开关晶体管导通。

进一步地，所述第一抬升电路包括第一抬升电容，所述第一抬升电容第一端与所述第一升压节点连接，第二端与所述第一电压抬升信号连接，所述第一延时电路配置为在所述第一传输晶体管关断之后使所述第一电压抬升信号由高电平转变为低电平，以使所述第一升压节点的电压转变为第一阶负偏压。