[发明专利]SRAM写电路控制方法

权利要求书

1.一种SRAM写电路控制方法，所述写电路包括第一非门、第二非门及第三非门，所述第一非门及第三非门的输入端连接写信号输入端，所述第三非门的输出端连接所述SRAM的第二位线BLb的第二门控管M2，所述第一非门的输出端连接所述第二非门的输入端，所述第二非门的输出端连接所述SRAM的第一位线BL的第一门控管M1，其特征在于，还包括第三门控管M3，该第三门控管M3的栅端连接控制信号EN的控制端，源端接地，漏端连接所述第二非门的输出端及所述第三非门的输出端，

在所述写信号输入端输入写信号DI；

将所述SRAM位线控制端处的电平信号YS由低电平变为高电平，与写信号DI相对应的0电位传输至所述SRAM的第一位线BL或第二位线BLb；

在所述控制信号EN的控制端将所述控制信号EN由高电平变为电平，所述第三门控管M3的寄生电容将所述第一位线BL或所述第二位线BLb的0电位拉低为负电位；

将所述SRAM位线控制端处的电平YS由高电平变为低电平，所述第一门控管M1的寄生电容将所述第一位线BL的电位进一步拉低，或者所述第二门控管M2的寄生电容将所述第二位线BLb的电位进一步拉低；

将所述SRAM字线控制端处的电平信号WL由低电平变为高电平，将所述第一位线BL或所述第二位线BLb的低电平写入存储单元。

2.根据权利要求1所述的SRAM写电路控制方法，其特征在于，

所述SRAM包括字线、第一位线BL、第二位线BLb、存储单元、第一位线BL的第一门控管M1、第二位线BLb的第二门控管M2、所述存储单元连接所述字线，同时连接所述第一位线BL、第二位线BLb，所述字线连接字线控制端，所述字线控制端处的电平信号为WL，所述第一位线BL连接所述第一门控管M1，所述第二位线BLb连接所述第二门控管M2，所述第一门控管M1及所述第二门控管M2连接所述位线控制端，所述位线控制端的电平信号为YS。

3.根据权利要求1-2中任一项所述的SRAM写电路控制方法，其特征在于，所述第一门控管M1、第二门控管M2及第三门控管M3为鳍式场效应晶体管(FINFET)。