[发明专利]SRAM写电路控制方法

说明书

本发明提供一种SRAM写电路控制方法，所述写电路管子的交叠产生寄生电容，通过调节写操作的时序，在进行写操作时，由交叠电容来把SRAM的位线拉低到负电位，从而能够在不增加电容电路的情况达到写辅助效果，增加写的正确性。

技术领域

本发明涉及电子电路技术领域，尤其涉及一种SRAM写电路控制方法。

背景技术

随着工艺技术的越来越先进，IC电路的工作电压越来越低，而传统的SRAM(StaticRandom Access Memory，静态随机存取存储器)电路在低工作电压下会出现错误的读写，所以需要读写辅助电路来保证读写的正确性。传统的SRAM在进行写操作时，把0电位通过YMUX传输到位线，位线的0电位再写入存储单元。6管的SRAM电路有2条位线BL和BLb，若外部写入的是0电位，则0电位通过BL写入存储单元，实现写0操作；若外部写入的是1，则0电位通过BLb写入存储单元，实现写1操作。较低的工作电压会使SRAM的写操作出现错误，需要写辅助技术来保证正确的写操作。现有的写辅助技术为Negative BL写辅助技术，通过把位线拉到负电位而不是0电位来保证写的正确性。

在实现本发明的过程中，发明人发现现有技术中至少存在如下技术问题：现有的Negative BL写辅助技术，是通过在电路中增加电容电路，在进行写操作时把位线拉到负电位来增加写的正确性。增加的电容电路会增加写电路的复杂性以及面积。

发明内容

本发明提供的SRAM写电路控制方法，能够在不增加电容电路的情况达到写辅助效果，增加写的正确性。

本发明提供一种SRAM写电路控制方法，所述写电路包括第一非门、第二非门及第三非门，所述第一非门及第三非门的输入端连接写信号输入端，所述第三非门的输出端连接所述SRAM的第二位线BLb的门控管M2，所述第一非门的输出端连接所述第二非门的输入端，所述第二非门的输出端连接所述SRAM的第一位线BL的门控管M1，还包括第三门控管M3，该第三门控管M3的栅端连接控制信号EN的控制端，源端接地，漏端连接所述第二非门的输出端及所述第三非门的输出端，

在所述写信号输入端输入写信号DI；

将所述SRAM位线控制端处的电平信号YS由低电平变为高电平，与写信号DI相对应的0电位传输至所述SRAM的第一位线BL或第二位线BLb；

在所述控制信号EN的控制端将所述控制信号EN由高电平变为电平，所述第三门控管M3的寄生电容将所述位线BL或所述位线BLb的0电位拉低为负电位；

将所述SRAM字线控制端处的电平信号WL由低电平变为高电平，将所述位线BL或所述位线BLb的低电平写入存储单元。

可选地，所述SRAM包括字线、第一位线BL、第二位线BLb、存储单元、第一位线BL的第一门控管M1、第二位线BLb的第二门控管M2、所述存储单元连接所述字线，同时连接所述第一位线BL、第二位线BLb，所述字线连接字线控制端，所述字线控制端处的电平信号为WL，所述第一位线BL连接所述第一门控管M1，所述第二位线BLb连接所述第二门控管M2，所述第一门控管M1及所述第二门控管M2连接所述位线控制端，所述位线控制端的电平信号为YS。

可选地，在所述将所述SRAM字线控制端处的电平信号WL由低电平变为高电平之前，所述将所述SRAM位线控制端处的电平信号YS由低电平变为高电平之后，还包括：

将所述SRAM位线控制端处的电平YS由高电平变为低电平，所述第一门控管M1的寄生电容将所述位线BL的电位进一步拉低，或者所述第二门控管M2的寄生电容将所述位线BLb的电位进一步拉低。

可选地，所述第一门控管M1、第二门控管M2及第三门控管M3为鳍式场效应晶体管(FINFET)。