[发明专利]低噪声MOS晶体管及相应电路在审
| 申请号： | 201610427586.9 | 申请日： | 2016-05-24 |
| 公开（公告）号： | CN106935634A | 公开（公告）日： | 2017-07-07 |
| 发明（设计）人： | J·希门尼斯 | 申请（专利权）人： | 意法半导体（克洛尔2）公司 |
| 主分类号： | H01L29/08 | 分类号： | H01L29/08;H01L29/423;H01L29/78 |
| 代理公司： | 北京市金杜律师事务所11256 | 代理人： | 王茂华,董典红 |
| 地址： | 法国*** | 国省代码： | 暂无信息 |
| 权利要求书： | 查看更多 | 说明书： | 查看更多 |
| 摘要： | |||
| 搜索关键词： | 噪声 mos 晶体管 相应 电路 | ||
1.一种集成电路，包括：
位于半导体衬底的有源区域之中和之上的金属氧化物半导体(MOS)晶体管，
其中所述有源区域由绝缘区域界定，并且
其中所述MOS晶体管的漏极区域与所述绝缘区域分离地设置。
2.根据权利要求1所述的集成电路，其中所述MOS晶体管的绝缘栅极区域具有露出所述有源区域的第一部分的孔，该第一部分形成与所述绝缘区域分离地设置的所述MOS晶体管的漏极区域，并且其中所述MOS晶体管的源极区域位于所述绝缘栅极区域的每侧上的区域的第二部分中。
3.根据权利要求1所述的集成电路，其中所述绝缘区域包括浅槽隔离(STI)型绝缘区域。
4.根据权利要求1所述的集成电路，其中所述半导体衬底是绝缘体上硅(SOI)型衬底。
5.根据权利要求1所述的集成电路，其中所述半导体衬底是全耗尽绝缘体上硅(FDSOI)型衬底。
6.根据权利要求1所述的集成电路，所述MOS晶体管的绝缘栅极区域具有位于所述MOS晶体管的漏极区域之上的孔。
7.一种集成电路，包括：
半导体衬底，具有由浅槽隔离界定的有源区域，所述半导体衬底还包括漏极区域和源极区域；以及
位于所述有源区域之上的绝缘栅极，所述绝缘栅极具有贯穿其中而延伸的中心开口，所述中心开口与所述漏极区域对准。
8.根据权利要求7所述的集成电路，其中所述半导体衬底进一步包括环状围绕所述漏极区域的沟道区域。
9.根据权利要求7所述的集成电路，进一步包括延伸穿过所述中心开口并与所述漏极区域进行电接触的漏极接触。
10.根据权利要求7所述的集成电路，其中所述半导体衬底是绝缘体上硅(SOI)衬底。
11.一种集成电路，包括：
半导体衬底，具有由浅槽隔离界定的有源区域，所述半导体衬底还包括漏极区域和环状环绕的沟道区域；以及
位于所述有源区域之上的绝缘栅极，所述绝缘栅极具有环状围绕中心开口的栅极区域，所述中心开口位于所述漏极区域之上，其中所述栅极区域位于所述沟道区域之上。
12.根据权利要求11所述的集成电路，其中所述半导体衬底进一步包括环状围绕所述沟道区域的源极区域。
13.根据权利要求11所述的集成电路，其中所述半导体衬底进一步包括位于所述沟道区域和所述浅槽隔离之间的源极区域。
14.根据权利要求13所述的集成电路，其中所述源极区域与所述沟道区域和所述浅槽隔离这两者接触。
15.根据权利要求11所述的集成电路，其中所述半导体衬底是绝缘体上硅(SOI)衬底。
该专利技术资料仅供研究查看技术是否侵权等信息，商用须获得专利权人授权。该专利全部权利属于意法半导体（克洛尔2）公司，未经意法半导体（克洛尔2）公司许可，擅自商用是侵权行为。如果您想购买此专利、获得商业授权和技术合作，请联系【客服】
本文链接：http://www.vipzhuanli.com/pat/books/201610427586.9/1.html，转载请声明来源钻瓜专利网。
- 上一篇：一种医疗诊断用观片箱
- 下一篇：一种新型瞄具用分划板调节机构
- 同类专利
- 专利分类
