[发明专利]低噪声MOS晶体管及相应电路

说明书

相关申请的交叉引用

本申请要求于2015年12月30日提交的法国专利申请No.1563454的优先权，其内容引入这里作为参考。

技术领域

本发明的各种实施例涉及集成电路，更尤其涉及特别是在低频下的绝缘栅(“金属氧化物半导体”：MOS)低噪声晶体管，特别是在绝缘体上硅(或SOI)型衬底上和该衬底中形成的那些，并且特别是FDSOI(全耗尽绝缘体上硅)型衬底。

背景技术

通常使用浅槽隔离限定晶体管的有源区域，本领域技术人员一般用首字母缩写词STI(对于“浅槽隔离”)来表示浅槽隔离。在集成电路中使用浅槽隔离对于改善隔离和降低尺寸是有利的。

但是，在有源区域和隔离槽之间的边界处产生的电场的突变会显著影响晶体管的电性能，例如低频噪声或，换句话说，MOS晶体管的1/f噪声(或“闪烁”)。

目前，低频噪声可例如通过加宽每个沟槽边缘附近的传导沟道来降低、使用蝴蝶型栅(“蝴蝶栅”)和/或通过为每个沟槽边缘添加称为“粘结条(stickers)”的阻挡件来控制栅提取能量来获得。

但是，这些方案通常来说对制造工艺中的变化是敏感的，例如光刻对准缺陷。

发明内容

因此，根据一个实施例，目的是通过使用对制造工艺变化不太敏感的晶体管结构来降低1/f噪声。

根据一个方面，提供一种集成电路，该集成电路包括位于半导体衬底的有源区域之上和之中的至少一个MOS晶体管，该有源区域由绝缘区域界定。

根据这个方面的一般特征，晶体管的漏极区域与绝缘区域分离地设置。

有利地，包括这种漏极区域的这种MOS晶体管具有至少一个与绝缘区域没有任何交叉的传导沟道。这个特征带来了双重效果，不仅使得1/f噪声降低或甚至消除，而且对制造工艺变化也不敏感。

根据一个实施例，晶体管的绝缘栅极区域具有孔，以露出与绝缘区域分离地设置的有源区域的第一部分，这个第一部分形成晶体管的漏极区域，晶体管的源极区域位于栅极区域每侧上的区域的第二部分内。

根据另一个实施例，绝缘区域是浅槽型绝缘区域。

作为例子，衬底可是体衬底或绝缘体上硅型衬底。

衬底也可是全耗尽绝缘体上硅型衬底。

附图说明

在研究了通过非限制性示例以及附图所示的对实施例的具体说明之后，本发明的其他优点和特征将变得明显，其中：

图1至图4涉及电子装置的各个方面。

具体实施方式

现在参照图1，以便图示集成电路CI的示例的示意性顶视图。图2是沿图1中II-II线的横截面。

在这个例子中，集成电路CI包括位于半导体衬底S的有源区域ZA之上和之中的例如NMOS型的晶体管T。

作为非限制性示例，这里半导体衬底S是体衬底。

图1中虚线图示的这个有源区域ZA是由绝缘区域RI界定，绝缘区域RI这里是“STI”型的浅槽区域。后者容许在集成电路CI的例如晶体管的器件之间的有效隔离以及更高密度的集成。

晶体管T的绝缘栅极区域RGI包括中心部分PC、第一横向部分PL1和第二横向部分PL2，中心部分PC位于有源区域ZA顶部上，第一横向部分PL1和第二横向部分PL2位于有源区域ZA每侧上的绝缘区域顶部上的中心部分PC的延伸内。此外，这里第二横向部分PL2包括柵极接触CG。

如图2中示出的，晶体管T的绝缘栅极区域RGI包括位于介电区域RDI上的栅极区域RG，介电区域RDI本身位于有源区域ZA顶部上。

另外以使得露出有源区域ZA的第一部分P1的方式，在绝缘栅极区域RGI的中心部分PC内形成孔。孔OR因此形成在中心部分PC的中间。

应当注意，有源区域ZA的第一部分P1远离绝缘区域RI，换句话说，远离浅槽隔离STI。

然后以使得形成远离绝缘区域R1的中心漏极区域的方式，在第一部分P1内形成晶体管T的漏极区域RD。

另外有源区域ZA包括第二部分P2，该第二部分P2位于绝缘栅极区域RGI的每侧上并且形成晶体管T的源极区域RS，如可在图1和图2中看到的。

相应地，晶体管T具有位于漏极区域RD任一侧上的双传导沟道CC，浅槽区域STI对这两侧影响较小。因此最小化了晶体管T的1/f噪声。

除了绝缘栅极区域的形成之外，制造晶体管T的步骤都是传统步骤，形成绝缘栅极区域包括另外的蚀刻步骤，例如干蚀刻，以便局部蚀刻栅极材料和下面的电介质，从而露出有源区域ZA的第一部分P1。