[发明专利]一种基于SOI的单端口SRAM单元及其制作方法

说明书

技术领域

本发明属于存储器设计及制作领域，涉及一种基于SOI的单端口SRAM单元及其制作方法。

背景技术

在航天电子系统中，静态随机存储器(Static Random Access Memory，SRAM)常常因其工作速度快、工艺与传统CMOS兼容等优点而受到广泛应用；由于航天电子系统工作环境恶劣，SRAM常常受到粒子辐射而导致其单元性能影响而使得整个存储器性能发生退化。目前常用的静态随机存储器单元主要采用六晶体管类型(或称单端口类型)，由两个上拉P型晶体管、两个下拉N型晶体管和两个传输门N型晶体管构成，字线控制两个传输门N型晶体管的开关，通过位线写入或读出存储数据，其中，这六个晶体管均采用普通MOS管。

最常见的辐射效应为总剂量效应和单粒子效应。由于相对体硅工艺而言，SOI器件在顶层硅和衬底之间添加一层BOX绝缘层，从而彻底地抑制了体硅中容易发生的单粒子栓锁现象；另外，这BOX绝缘层，使得单粒子效应产生的电荷数较少而使得SOI器件在单粒子效应下情况有所缓解。所以，SOI器件的总剂量效应较单粒子效应得到较多关注，也是亟待解决的问题。另一方面，SOI器件的浮体效应也是由于BOX绝缘层而带来的负面影响。总剂量效应发生时，粒子提供额外能量，使得绝缘体材料某些电子被电离出来，形成电子空穴对，一部分电子和空穴复合后，还有一部分电子空穴对自由移动。在电场作用下，由于电子迁移率较高，不易受其俘获，容易从绝缘材料中释放掉，但空穴较容易被俘获，最终形成界面态、固定正电荷；这些电荷使得器件(NMOS晶体管中较为明显)本身阈值电压、漏电发生变化，从而使单元性能发生变化。

随着工艺节点发展，一般认为当栅氧厚度小于3nm时，总剂量造成栅氧中的积累电荷不足以引发阈值电压、漏电变化，故可以忽略掉。SOI器件中绝缘材料只存在栅氧和场氧两种情况，所以，总剂量效应对SOI MOS器件造成的影响主要通过场氧表现出来。

普通SOI MOS器件由于总剂量效应而引发的漏电可以通过图1说明，图1中示出了SOI MOS器件的栅区101、源区102及漏区103，其中，场氧与Si界面产生的电荷导致侧壁漏电和Box漏电。图1中还示出了部分漏电流I_a及I_a’。为了更好说明其漏电情况，请参阅图2，其显示为图1所示结构的A-A向剖面漏电图，包括源区102、栅氧104、浅沟槽隔离结构105(Shallow Trench Insulation，简称STI)及埋氧层106(Buried Oxide，简称BOX)；如图2所示，侧壁漏电大致可以分为栅氧与浅沟槽隔离结构接触部分、浅沟槽隔离结构、浅沟槽隔离结构与埋氧层接触部分以及埋氧层接触部分漏电，简称为上边角、侧壁、下边角以及Box漏电。

为了解决总剂量效应导致存储器单元性能退化情况，通常使用H型栅结构来进行加固，如图3所示：在H栅的两端形成的重掺杂P型区与栅氧下面的P型体区相连。因为H栅两端的体接触区107部分改为重掺杂P型区，而非绝缘体材料，从而抑制了总剂量效应带来的电荷积累，使得漏电减少。请参阅图4，显示为图3所示结构的B-B向剖面漏电图，其中，H栅对应的漏电主要为Box漏电以及少量的下边角漏电。虽然H栅可以解决上边角以及侧壁漏电和大部分下边角漏电问题，但是其Box漏电以及少量的下边角漏电情况仍然存在；并且其器件面积大大增加。

现有技术中还提供了一种解决方案，其在MOS器件源区的部分区域中形成体接触区，这种方案虽然不会增加器件面积，但是由于源区面积的减小，使得SOI MOS器件的驱动能力有所下降，并且Box漏电的情况仍然存在，使得存储器单元性能仍然不够理想。

因此，如何提供一种基于SOI的单端口SRAM单元及其制作方法，在有效抑制存储器单元的总剂量效应的同时，保证器件的驱动能力，并且尽量减少单元面积的增加，成为本领域技术人员亟待解决的一个重要技术问题。

发明内容

鉴于以上所述现有技术的缺点，本发明的目的在于提供一种基于SOI的单端口SRAM单元及其制作方法，用于解决现有技术中基于SOI的单端口SRAM单元由于总剂量效应导致漏电增加的问题。

为实现上述目的及其他相关目的，本发明提供一种基于SOI的单端口SRAM单元，所述基于SOI的单端口SRAM单元包括：

第一反相器，由第一PMOS晶体管及第一NMOS晶体管组成；

第二反相器，由第二PMOS晶体管及第二NMOS晶体管组成；

获取管，由第三NMOS晶体管及第四NMOS晶体管组成；