[发明专利]一种自启动供电电路

权利要求书

1.一种自启动供电电路，包括带隙运放单元、偏置单元、保护电路、调整管、第一电阻R1和第二电阻R2；所述带隙运放单元的正向输入端接基准电压，负向输入端接第一电阻R1和第二电阻R2的连接点，带隙运放单元的输出端接调整管的栅极；偏置单元的输入端接电源，输出端接带隙运放单元的电源端；调整管的源极接电源，漏极一次通过第一电阻R1和第二电阻R2后接地；调整管漏极与第一电阻R1的连接点为供电电路的输出端；保护电路的一端接带隙运放单元输出端与调整管栅极的连接点，保护电路的另一端接调整管漏极与第一电阻R1的连接点；

所述带隙运放单元用于产生带隙基准电压VREF，与由第一电阻R1和第二电阻R2分压产生的输出反馈电压进行比较，最后将反馈电压箝位在自身产生的带隙基准电压；偏置单元由外部电源VDD供电，产生偏置电流为带隙运放单元的最后一级供电；保护电路设计在带隙运放的输出以及系统整体的输出之间，保护调整管的栅源电压VGS不会超过额定值；第一电阻R1、第二电阻R2以及调整管构成功率输出级；

所述带隙运放单元包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一三极管Q1、第二三极管Q2、第三三极管Q3、第三电阻R3、第四电阻R4和电容；所述第一PMOS管MP1的源极接供电电路的输出端，其栅极接第二PMOS管MP2的漏极；第一NMOS管MN1的漏极接第一PMOS管MP1的漏极，第一NMOS管MN1的栅极和漏极互连，第一NMOS管MN1的源极接地；第二PMOS管MP2的源极接供电电路的输出端，其栅极和漏极互连；第一三极管Q1的集电极接第二PMOS管MP2的漏极，第一三极管Q1的基极接第一电阻R1和第二电阻R2的连接点，第一三极管Q1的发射极依次通过第三电阻R3和第四电阻R4后接地；第三PMOS管MP3的源极接供电电路的输出端，其栅极和漏极互连；第二三极管Q2的集电极接第三PMOS管MP3的漏极，第二三极管Q2的基极接第一电阻R1和第二电阻R2的连接点，第二三极管Q2的发射极通过第四电阻R4后接地；第四PMOS管MP4的源极接供电电路的输出端，其栅极接第三PMOS管MP3的漏极；第二NMOS管MN2的漏接接第四PMOS管MP4的漏极，第二NMOS管MN2的栅极接第一PMOS管MP1的漏极，第二NMOS管MN2的源极接地；第三三极管Q3的基极接第四PMOS管MP4漏极与第二NMOS管MN2漏极的连接点，第三三极管Q3的集电极接第三NMOS管MN3的源极，第三三极管Q3的发射极接地；第三NMOS管MN3的栅极接供电电路的输出端；第三NMOS管MN3的漏极通过电容后接第四PMOS管MP4漏极、第二NMOS管MN2漏极和第三三极管Q3基极连接点；

所述偏置单元包括第五PMOS管MP5、第六PMOS管MP6、第七PMOS管MP7、第八PMOS管MP8、第四NMOS管MN4、第五NMOS管MN5、第五电阻R5、第六电阻R6和第四三极管Q4；第七PMOS管MP7的源极接电源，其栅极接第八PMOS管MP8的漏极；第五PMOS管MP5的源极接第七PMOS管MP7的漏极，第五PMOS管MP5的栅极接第六PMOS管MP6的漏极，第五PMOS管MP5的漏极接第三NMOS管MN3漏极与电容的连接点；第八PMOS管MP8的源极接电源，其栅极和漏极互连；第六PMOS管MP6的源极接第八PMOS管MP8的漏极，第六PMOS管MP6的栅极和漏极互连；第四NMOS管MN4的漏极接第六PMOS管MP6的漏极，第四NMOS管MN4的栅极通过第六电阻R6后接电源，第四NMOS管MN4的源极通过第五电阻R5后接地；第五NMOS管MN5的漏极通过第六电阻R6后接电源，第五NMOS管MN5的栅极和漏极互连；第四三极管Q4的集电极接第五NMOS管MN5的源极，第四三极管Q4的基极和集电极互连，第四三极管Q4的发射极接地；

所述保护电路由依次串联的第一二极管D1、第二二极管D2、第三二极管D3、第四二极管D4和第五二极管D5构成；所述第一二极管D1的正极作为保护电路的正极，第五二极管D5的负极作为保护电路的负极；第一二极管D1的正极接第五PMOS管MP5漏极、第三NMOS管MN3漏极和电容的连接点；第五二极管D5的负极接供电电路的输出端。