[发明专利]一种自启动供电电路

说明书

技术领域

本发明属于电源管理技术领域，具体的说涉及一种自启动供电电路。

背景技术

从外围供电电源到芯片内部的供电都需要通过芯片内部的相关模块来实现降压或者是增强电源的稳定性等问题，传统的意义下通常由低压差线性稳压器(Low Dropout Regulator,LDO)完成。LDO的本质是利用带隙基准产生的稳定电压和负反馈控制环路得到一个基本不随环境变化的输出电压，同时又能够提供较大的带载能力。现有的典型LDO如图1所示，具体包括：调整管MP1、误差放大器EA、电阻反馈网络、负载电阻RL，负载电容CL。其基本工作原理为：电阻反馈网络产生反馈电压，误差放大器将反馈电压和基准电压之间的误差小信号进行放大，再经调整管放大输出，由此形成负反馈，保证了输出电压的稳定，由于误差放大器将反馈网络R1和R2的连接点钳位在基准电压Vref处，所以输出电压为Vout＝(1+R1/R2)Vref。

在实际的LDO电路设计当中，通常还需要启动电路保证在上电的过程中能够脱离零状态，进入正常的工作；同时LDO仅仅是将基准电压进行了抬升和提高其带载能力，在使用时还需要附加基准电路来实现高精度的电压，意味着基准电路由外部电源产生，需要较多的高压器件；再者，基于性能的考虑LDO中的运放单元通常需要较大的偏置电流，导致自身的功耗较大；最后，LDO通常需要较大的片外补偿电容来满足其稳定性要求，使得其建立速度等等受到影响。

发明内容

本发明的目的，是为了解决现有低压差线性稳压器在给芯片提供稳定电源时存在的问题，避免了对额外启动电路及基准源电路的需求，提出一种自启动供电电路，实现了低功耗高精度的芯片内部供电电路。

本发明的技术方案为：一种自启动供电电路，包括带隙运放单元、偏置单元、保护电路、调整管、第一电阻R1和第二电阻R2；所述带隙运放单元的正向输入端接基准电压，负向输入端接第一电阻R1和第二电阻R2的连接点，带隙运放单元的输出端接调整管的栅极；偏置单元的输入端接电源，输出端接带隙运放单元的电源端；调整管的源极接电源，漏极一次通过第一电阻R1和第二电阻R2后接地；调整管漏极与第一电阻R1的连接点为供电电路的输出端；保护电路的一端接带隙运放单元输出端与调整管栅极的连接点，保护电路的另一端接调整管漏极与第一电阻R1的连接点；

所述带隙运放单元用于产生带隙基准电压VREF，与由第一电阻R1和第二电阻R2分压产生的输出反馈电压进行比较，最后将反馈电压箝位在自身产生的带隙基准电压；偏置单元由外部电源VDD供电，产生偏置电流为带隙运放单元的最后一级供电；保护电路设计在带隙运放的输出以及系统整体的输出之间，保护调整管的栅源电压VGS不会超过额定值；第一电阻R1、第二电阻R2以及调整管构成功率输出级；

所述带隙运放单元包括第一NMOS管MN1、第二NMOS管MN2、第三NMOS管MN3、第一PMOS管MP1、第二PMOS管MP2、第三PMOS管MP3、第四PMOS管MP4、第一三极管Q1、第二三极管Q2、第三三极管Q3、第三电阻R3、第四电阻R4和电容；所述第一PMOS管MP1的源极接供电电路的输出端，其栅极接第二PMOS管MP2的漏极；第一NMOS管MN1的漏极接第一PMOS管MP1的漏极，第一NMOS管MN1的栅极和漏极互连，第一NMOS管MN1的源极接地；第二PMOS管MP2的源极接供电电路的输出端，其栅极和漏极互连；第一三极管Q1的集电极接第二PMOS管MP2的漏极，第一三极管Q1的基极接第一电阻R1和第二电阻R2的连接点，第一三极管Q1的发射极依次通过第三电阻R3和第四电阻R4后接地；第三PMOS管MP3的源极接供电电路的输出端，其栅极和漏极互连；第二三极管Q2的集电极接第三PMOS管MP3的漏极，第二三极管Q2的基极接第一电阻R1和第二电阻R2的连接点，第二三极管Q2的发射极通过第四电阻R4后接地；第四PMOS管MP4的源极接供电电路的输出端，其栅极接第三PMOS管MP3的漏极；第二NMOS管MN2的漏接接第四PMOS管MP4的漏极，第二NMOS管MN2的栅极接第一PMOS管MP1的漏极，第二NMOS管MN2的源极接地；第三三极管Q3的基极接第四PMOS管MP4漏极与第二NMOS管MN2漏极的连接点，第三三极管Q3的集电极接第三NMOS管MN3的源极，第三三极管Q3的发射极接地；第三NMOS管MN3的栅极接供电电路的输出端；第三NMOS管MN3的漏极通过电容后接第四PMOS管MP4漏极、第二NMOS管MN2漏极和第三三极管Q3基极连接点；