[发明专利]一种基于动态部分可重构FPGA的计算机实验平台设计方法

权利要求书

1.一种基于动态部分可重构FPGA的计算机实验平台设计方法，其特征在于：包括如下步骤：

第一步，调研计算机组成原理实验系统设计的发展和现状，提出计算机组成原理实验系统的整体功能结构，分别对下位机硬件系统和上位机软件系统进行设计，下位机的主体部分使用基于动态部分可重构FPGA的设计方案；

第二步，深入研究动态部分可重构FPGA技术，

a.介绍四种动态部分可重构FPGA的设计方法，并比较了各种设计方法的优劣；

b.并在理论的基础上实现基于EAPR流程的动态部分可重构FPGA设计；

c.使用ISE与Planahead经过设计输入、模块激活、模块合并实现和生成配置数据步骤完成系统的硬件实现，实现动态部分可部分FPGA系统的设计；

d.完成硬件电路系统外围模块的设计；

e.使用C++builder实现上位机软件各个功能模块的设计；

第三步，在完成8位小型CPU的设计后，验证上位机软件的部分功能，并通过对FPGA布局布线文件和比特流配置文件的分析验证部分可重构的可实施性。

2.根据权利要求1所述的基于动态部分可重构FPGA的计算机实验平台设计方法，其特征在于：所述基于EAPR流程的动态部分可重构FPGA设计包括FPGA系统的顶层模块与子模块的HDL设计与仿真验证。

3.根据权利要求1所述的基于动态部分可重构FPGA的计算机实验平台设计方法，其特征在于：所述外围模块包括输入模块、时钟模块和显示模块。