[发明专利]一种基于动态部分可重构FPGA的计算机实验平台设计方法

说明书

技术领域

本发明涉及一种计算机实验平台设计方法，具体涉及一种基于动态部分可重构FPGA的计算机实验平台设计方法，属于计算机软、硬件技术领域。

背景技术

随着现代科技的进步，计算机技术已经成为各行各业所必需使用到的一项关键技术，这对我国高校的计算机基础课程的教学提出了新的挑战；目前我国大多数高校的计算机科学与技术专业的课程设置主要有：计算机组成原理、计算机系统结构、操作系统、数字逻辑电路、数据结构、C/C++语言程序设计、单片机原理及应用等等；计算机组成原理是整个计算机科学与技术专业的核心课程，这是因为它在所有的计算机类专业的课程中起着承前启后、软硬件兼容的重要作用；所以计算机组成原理的教学与研究就成为了高校计算机类专业的重要任务。随着电子信息科学技术的快速发展，计算机技术和集成电路技术也取得了快速的发展，现代电子电路系统设计技术发生了重大的变化；采用传统的小规模集成电路芯片加连线的设计方法，既费时又消耗大量器材，已经不能满足现代电子系统设计的要求；计算机仿真教学已成为培养学生工程实践能力的重要手段；本发明设计出了一套具有上位机软件系统和下位机硬件系统的计算机组成原理实验系统的设计方法，对于学生巩固计算机组成原理课程的理论，CPU各个功能部件如何工作，促进学生的感性认识，培养学生计算机应用能力和创新能力等方面起了积极的作用。

发明内容

（一）要解决的技术问题

为解决上述问题，本发明提出了一种基于动态部分可重构FPGA的计算机实验平台设计方法，动态部分可重构FPGA的使用降低了实验系统的硬件开资，提高了实验效率，减少了占用空间，简化了硬件电路结构。

（二）技术方案

本发明的基于动态部分可重构FPGA的计算机实验平台设计方法，包括如下步骤：

第一步，调研计算机组成原理实验系统设计的发展和现状，提出计算机组成原理实验系统的整体功能结构，分别对下位机硬件系统和上位机软件系统进行设计，下位机的主体部分使用基于动态部分可重构FPGA的设计方案，它具有硬件电路布线简单、占用空间小、配置速度快、便于实验平台的改进和升级等优点；

第二步，深入研究动态部分可重构FPGA技术，

a.介绍四种动态部分可重构FPGA的设计方法，并比较了各种设计方法的优劣；

b.并在理论的基础上实现基于EAPR流程的动态部分可重构FPGA设计；

c.使用ISE与Planahead经过设计输入、模块激活、模块合并实现和生成配置数据步骤完成系统的硬件实现，实现动态部分可部分FPGA系统的设计；

d.完成硬件电路系统外围模块的设计；

e.使用C++builder实现上位机软件各个功能模块的设计；

第三步，在完成8位小型CPU的设计后，验证上位机软件的部分功能，并通过对FPGA布局布线文件和比特流配置文件的分析验证部分可重构的可实施性，证明动态部分可重构技术的配置效率高、资源利用率高的优点；动态部分可重构FPGA的使用降低了实验系统的硬件开资，提高了实验效率，减少了占用空间，简化了硬件电路结构。

进一步地，所述基于EAPR流程的动态部分可重构FPGA设计包括FPGA系统的顶层模块与子模块的HDL设计与仿真验证。

进一步地，所述外围模块包括输入模块、时钟模块和显示模块。

（三）有益效果

与现有技术相比，本发明的基于动态部分可重构FPGA的计算机实验平台设计方法，动态部分可重构技术的配置效率高、资源利用率高；动态部分可重构FPGA的使用降低了实验系统的硬件开资，提高了实验效率，减少了占用空间，简化了硬件电路结构。

具体实施方式

一种基于动态部分可重构FPGA的计算机实验平台设计方法，包括如下步骤：

第一步，调研计算机组成原理实验系统设计的发展和现状，提出计算机组成原理实验系统的整体功能结构，分别对下位机硬件系统和上位机软件系统进行设计，下位机的主体部分使用基于动态部分可重构FPGA的设计方案，它具有硬件电路布线简单、占用空间小、配置速度快、便于实验平台的改进和升级等优点；

第二步，深入研究动态部分可重构FPGA技术，

a.介绍四种动态部分可重构FPGA的设计方法，并比较了各种设计方法的优劣；

b.并在理论的基础上实现基于EAPR流程的动态部分可重构FPGA设计；