[发明专利]测试结构以及测试方法

权利要求书

1.一种芯片的测试结构，其特征在于，包括：

基底，所述基底包括芯片区域，所述基底的芯片区域具有芯片，所述芯片包括：位于芯片底部部分厚度的分层高发区、以及位于所述分层高发区上方的分层低发区；

位于所述基底上的层叠导电结构，所述层叠导电结构包括由下至上的底层导电层、互连层结构以及顶层导电层，其中，所述底层导电层、互连层结构以及顶层导电层顺次连接形成环绕所述芯片区域的链条结构，所述层叠导电结构顶部与所述分层高发区顶部齐平；

位于所述顶层导电层上方的分立的测试层，所述分立的测试层对应与顶层导电层电连接，且所述分立的测试层环绕所述芯片区域；

位于所述层叠导电结构上以及测试层侧壁上的介质层；

位于所述介质层顶部以及测试层顶部的钝化层。

2.如权利要求1所述的测试结构，其特征在于，相邻所述测试层之间的距离小于或等于10μm。

3.如权利要求1所述的测试结构，其特征在于，在平行于所述测试层排列方向上，所述测试层的宽度尺寸大于或等于1μm。

4.如权利要求1所述的测试结构，其特征在于，所述链条结构呈三角波波形或矩形波波形。

5.如权利要求1所述的测试结构，其特征在于，所述链条结构包括若干组顺次电连接的堆叠结构，每一组堆叠结构包括：至少一个底层导电层以及至少一个顶层导电层，还包括：位于底层导电层与顶层导电层之间的互连层结构。

6.如权利要求5所述的测试结构，其特征在于，相邻的所述堆叠结构之间共享底层导电层。

7.如权利要求1所述的测试结构，其特征在于，所述测试结构还包括：位于所述基底上的第一保护环以及第二保护环，且所述层叠导电结构位于所述第一保护环和第二保护环之间。

8.如权利要求7所述的测试结构，其特征在于，所述层叠导电结构顶部低于所述第一保护环顶部；所述层叠导电结构顶部低于所述第二保护环顶部；所述测试层顶部与所述第一保护环顶部以及第二保护环顶部齐平。

9.如权利要求1所述的测试结构，其特征在于，所述测试结构还包括：导电插塞，所述导电插塞用于电连接所述底层导电层、互连层结构以及顶层导电层。

10.如权利要求9所述的测试结构，其特征在于，所述互连层结构包括：若干层堆叠的中间导电层，且通过所述导电插塞将相邻层所述中间导电层电连接。

11.如权利要求1所述的测试结构，其特征在于，所述测试层包括底层测试层以及位于底层测试层上方的顶层测试层，且所述顶层测试层与所述底层测试层之间通过测试插塞电连接。

12.如权利要求1所述的测试结构，其特征在于，所述基底还包括环绕所述芯片区域的切割道区域，且所述层叠导电结构位于所述切割道区域。

13.一种芯片的测试方法，其特征在于，包括：

提供如权利要求1~12任一项所述的测试结构；

去除所述钝化层，直至暴露出若干分立的测试层；

对若干分立的测试层进行电性测试，获取所述层叠导电结构中产生开路的区域；

依据所述层叠导电结构中产生开路的区域，获取芯片区域发生分层的位置。

14.如权利要求13所述的测试方法，其特征在于，获取所述芯片区域发生分层的位置的方法包括：对所述层叠导电结构中产生开路的区域进行物理验证分析，定位所述层叠导电结构发生开路的位置，所述层叠导电结构产生开路的位置对应的层为芯片区域发生分层的位置。