[发明专利]电连接结构的制备方法和集成电路芯片

说明书

技术领域

本发明涉及半导体芯片制造技术领域，具体而言，涉及一种电连接结构的制备方法和一种集成电路芯片。

背景技术

目前，根据摩尔定律对半导体行业的指引，集成电路的研究方向主要在于小型化和集成化，为了提高集成电路的可靠性，通常采用接触孔中直接填充金属的方式连通两个导电区，但是在接触孔中填充金属可能存在诸多缺陷：

(1)接触孔中的金属与底层的硅基材料接触，可能会产生铝硅互溶现象，也即形成金属硅化物颗粒，金属硅化物颗粒可能增大集成电路的薄膜应力，引起薄膜卷翘或不平整等结构缺陷；

(2)接触孔中的金属通常以金属原子的形式形成，形成方式通常为金属溅射、蒸镀和电镀等，金属原子形成的金属层可能不连续，从而造成集成电路的断路，这严重影响良品率和可靠性。

因此，如何提高集成电路的电连接结构的可靠性成为亟待解决的技术问题。

发明内容

本发明正是基于上述技术问题至少之一，提出了一种电连接结构的制备方法的方案，通过在接触孔中形成离子掺杂的多晶硅接触块，并在离子掺杂的多晶硅接触块上方形成金属连线，从而形成了底部载流子区与顶部金属连线的电学接触，而避免了将金属原子填充于接触孔中，进而避免了金属填充造成的铝硅互溶和其他结构缺陷，提升了集成电路的可靠性和良品率。

实现上述目的，根据本发明的第一方面的实施例，提供了一种电连接结构的制备方法，包括：依次在基板上形成多个载流子区和载流子区上方覆盖的绝缘掩膜结构后，在绝缘掩膜结构中形成接触孔；在接触孔中形成离子掺杂的多晶硅接触块；在离子掺杂的多晶硅接触块上方形成金属连线，以完成电连接结构的制备。

在该技术方案中，通过在接触孔中形成离子掺杂的多晶硅接触块，并在离子掺杂的多晶硅接触块上方形成金属连线，从而形成了底部载流子区与顶部金属连线的电学接触，而避免了将金属原子填充于接触孔中，进而避免了金属填充造成的铝硅互溶和其他结构缺陷，提升了集成电路的可靠性和良品率。

其中，基板可以是单晶硅基板、碳化硅基板、玻璃基板或SOI(Silicon on Isolation)基板等，载流子区是指具备导电能力的离子掺杂区或具有自由电子的金属区，集成电路制造过程中，为了避免电路的短接，通常采用绝缘掩膜结构包裹载流子区，来实现不同载流子区之间的隔离，并且仅通过绝缘掩膜结构中刻蚀的接触孔，以及接触孔中填充导电接触块来实现多个隔离的载流子区的电导通。

值得特别指出的是，离子掺杂的多晶硅接触孔的导通电阻低，采用离子注入工艺即可实现，可以采用硼系元素或氮系元素作为注入离子，注入能量通常设置为50～200keV，注入剂量通常设置为10¹³～10¹⁶/cm²。

在上述技术方案中，优选地，依次在基板上形成多个载流子区和载流子区上方覆盖的绝缘掩膜结构后，在绝缘掩膜结构中形成接触孔，具体包括以下步骤：在基板上形成多个载流子区后，采用化学气相淀积工艺和/或热氧化工艺形成氧化层，和/或采用化学气相淀积工艺形成氮化层，以作为绝缘层；对绝缘层进行图形化刻蚀，以形成绝缘掩膜结构。

在该技术方案中，通过形成氮化层和/或氧化层作为绝缘层，实现了多个载流子区之间的电学隔离，降低了集成电路的短路的可能性，提高了器件可靠性。

在上述技术方案中，优选地，依次在基板上形成多个载流子区和载流子区上方形成覆盖的绝缘掩膜结构后，在绝缘掩膜结构中形成接触孔，具体还包括以下步骤：在绝缘掩膜结构为氧化层时，采用氟系元素和/或氯系元素对氧化层进行干法刻蚀和/或湿法刻蚀。

在该技术方案中，通过氟系元素和/或氯系元素对氧化层中的氧元素的置换作用，例如采用SF₆、CHF₃等气体进行干法刻蚀，实现对氧化层的分解以在指定区域形成接触孔，采用干法刻蚀的方式主要包括定时刻蚀(time etching)和触发刻蚀(endpoint etching)，定时刻蚀是对刻蚀时间进行预设，触发刻蚀是采用辉光检测原理，在刻蚀产物发生变化时，触发刻蚀结束，显而易见，干法刻蚀利于控制刻蚀的准确度，但是容易造成离子损伤，刻蚀速度慢，湿法刻蚀氧化层通常采用氢氟酸溶液，湿法刻蚀速度快，但是刻蚀过程的可控性差。