[发明专利]失锁侦测装置、失锁侦测方法及时脉数据回复电路

说明书

一种失锁侦测装置、失锁侦测方法及时脉数据回复电路。此失锁侦测装置包含校验器、累加器以及比较器。校验器电性连接至累加器，且累加器电性连接至比较器。校验器包含多个校验单元，且此校验器用以接收数据取样信号与边缘取样信号，并透过校验单元分别对数据取样信号与边缘取样信号进行校验而产生多个校验结果。累加器用以依据校验结果而进行计数，据以产生计数值。比较器用以比较计数值与门槛值而产生失锁侦测结果。因此，本发明所揭示的失锁侦测装置不仅可以有效地避免时脉数据回复电路锁定于错误的取样频率，更可以直接地设置于时脉数据回复电路中，不须额外设置用以产生参考时脉信号的产生电路，从而大幅地缩小时脉数据回复电路的面积。

技术领域

本发明是关于一种侦测装置、侦测方法及数据处理电路，特别是关于一种失锁侦测装置、失锁侦测方法及时脉数据回复电路。

背景技术

随着信号传输技术的快速发展，对于接收信号的还原精准度的重视日渐增加。为了精准地还原接收信号，目前多数的做法会于接收端中设置时脉数据回复(Clock andData Recovery，CDR)电路以提升接收信号的还原效果。

然而，当时脉数据回复电路运作于错误的取样频率时，接收信号的还原效果将会大幅地降低。为了避免上述情形，通常会于时脉数据回复电路中设置失锁侦测装置以依据参考时脉信号进行取样频率的失锁侦测。尽管失锁侦测装置可以有效地避免时脉数据回复电路运作于错误的取样频率，但为了产生参考时脉信号而对应地设置的电路却可能导致时脉数据回复电路的面积的增加，如此，明显地与目前缩小电路面积的趋势背道而驰。

因此，如何在兼顾维持失锁侦测功能与缩小时脉数据回复电路面积的前提下而进行失锁侦测装置的设计，可是一大挑战。

发明内容

本发明揭示的一方面是关于一种失锁侦测装置，此失锁侦测装置包含校验器、累加器以及比较器。校验器电性连接至累加器，且累加器电性连接至比较器。校验器包含多个校验单元，且此校验器用以接收数据取样信号与边缘取样信号，并透过校验单元分别对数据取样信号与边缘取样信号进行校验而产生多个校验结果。累加器用以依据校验结果而进行计数，据以产生计数值。比较器用以比较计数值与门槛值而产生失锁侦测结果。

在一个或多个实施方式中，每一校验单元对数据取样信号中的第一数据取样信号与第二数据取样信号进行反互斥或运算而产生第一输出，每一校验单元对第二数据取样信号与边缘取样信号中的第一边缘取样信号进行互斥或运算而产生第二输出，每一校验单元对第一输出与第二输出进行及运算，据此产生校验结果。

在一个或多个实施方式中，每一校验单元包含与门、反互斥或门以及互斥或门。与门电性连接至累加器。反互斥或门电性连接至与门，且反互斥或门用以接收数据取样信号中的第一数据取样信号与第二数据取样信号。互斥或门电性连接至与门，且互斥或门用以接收数据取样信号中的第二数据取样信号与边缘取样信号中的第一边缘取样信号。另外，互斥或门并联于反互斥或门。

在一个或多个实施方式中，计数值为非负整数。当计数值大于门槛值时，失锁侦测装置判定失锁发生；当计数值小于或等于门槛值时，失锁侦测装置判定失锁未发生。

在一个或多个实施方式中，失锁侦测装置还包含抹除器，且抹除器电性连接至比较器。抹除器用以抹除比较器所产生的失锁侦测结果。

本发明揭示的另一方面是关于一种失锁侦测方法，此失锁侦测方法包含以下步骤：接收数据取样信号与边缘取样信号；依据数据取样信号与边缘取样信号而进行校验，据以产生多个校验结果；依据校验结果而进行计数，据以产生计数值；以及将计数值与门槛值进行比较而产生失锁侦测结果。

在一个或多个实施方式中，依据数据取样信号与边缘取样信号而进行校验，据以产生校验结果的步骤包含：撷取数据取样信号中的第一数据取样信号与第二数据取样信号以及边缘取样信号中的第一边缘取样信号；依据第一数据取样信号、第一边缘取样信号以及第二数据取样信号而产生第一输出与第二输出；以及依据第一输出与第二输出而产生校验结果。